(19) 日本国特許庁(JP) (12) 特許公報(B2)

(11) 特許番号

(24) 登録日 平成18年5月12日 (2006.5.12)

特許第3801602号

(P3801602)

(45) 発行日 平成18年7月26日(2006.7.26)

(51) Int.C1. FΙ нозм 1/66 (2006.01) нозм 1/66Е нозм В (2006.01) 1/08 HO3M 1/08нозм 3/04 (2006.01) HO3M 3/04

請求項の数 4 (全 20 頁)

(21) 出願番号	特願2004-185198 (P2004-185198)	(73)特許権者	≰ 396023993				
(22) 出願日	平成16年6月23日 (2004.6.23)		株式会社半導体理工学研究センター				
(65) 公開番号	特開2006-13704 (P2006-13704A)	神奈川県横浜市港北区新横浜3丁目17番					
(43) 公開日	平成18年1月12日 (2006.1.12)	地2 友泉新横浜ビル6階					
審査請求日	平成16年6月23日 (2004.6.23)	(74) 代理人	100086405				
			弁理士 河宮 治				
		(74)代理人	100098280				
			弁理士 石野 正弘				
		(72)発明者	萩原広之				
			群馬県伊勢崎市長沼町1496				
		(72)発明者	小林 春夫				
			群馬県桐生市相生町2-620-12 相				
		▲ 生住宅1-202					
		(72)発明者	傘 昊				
			群馬県前橋市城東町3-8-7-202				
		最終頁に続く					

(54) 【発明の名称】 DA変換回路及びそれを用いた Δ Σ A D 変調器

(57)【特許請求の範囲】

【請求項1】

帰還容量を有するオペアンプと、上記オペアンプに対して互いに並列接続された複数M = 2 └ 個のキャパシタと、上記各キャパシタに対する充電のオン・オフを切り替える充電 用スイッチと、上記各キャパシタからの放電のオン・オフを切り替える放電用スイッチと を備えたセグメントスイッチドキャパシタ型DA変換器を備えたDA変換回路において、 上記各キャパシタに対して充電、放電、接地及び極性反転を行うスイッチ手段と、 所定の期間で各キャパシタに対して2回の充電及び放電を行うことにより所定の基準出 力電圧の+2倍の出力電圧を得る「+2」の動作と、上記期間で各キャパシタに対して1

10

回の充電及び放電の動作により上記基準出力電圧の1倍の出力電圧を得る「+1」の動作 と、充電及び放電の動作をせずに接地電位の出力電圧を得る「0」の動作と、上記各キャ パシタに対して1回の充電を行った後当該キャパシタの極性を反転することにより上記基 準出力電圧の-1倍の出力電圧を得る「-1」の動作とを用いて、ローパス AD変調 器のためにDA変換回路の非線形性を2次ノイズシェープするための2次DWAアルゴリ ズムを実行するように、上記充電用スイッチと、上記放電用スイッチと、上記スイッチ手 段とを制御する制御手段とを備えたことを特徴とするDA変換回路。

【請求項2】

上記複数 2 「個のキャパシタは等価的にリング状で接続されてなり、

上記制御手段は、

(a) 入力データD (n) に基づいて、プラス側ポインタの指示値 P_{。→} (n) と、プラ 20

ス側信号開始位置 S。+ (n)と、プラス側個数 A。+ (n)と、マイナス側ポインタの 指示値P。」(n)と、マイナス側信号開始位置S。」(n)と、マイナス側個数A。」 (n)とを含む、上記 2 次 D W A アルゴリズムを用いて各キャパシタのスイッチ手段を制 御するための制御パラメータを計算し、

(b)上記各キャパシタとそれに接続されたスイッチ手段とにてなる各容量セルにおいて 、S₀ + (n), mod_M (S₀ + (n) + 1), mod_M (S₀ + (n) + 2), ..., mod_M (S₀₊ (n) + A₀₊ (n) - 1)番目の容量セルに「正」を割り当てるとと もに、 S_{0} (n), mod_M(S_{0} (n)+1), mod_M(S_{0} (n)+2), …, mod_M (S_o, (n) + A_o, (n) - 1)番目の容量セルに「負」を割り当て、 (c) m 番目の容量セルに正が割り当てられた回数を N m p とし、負が割り当てられた回

数をNmnとし、

(d) N m p = N m n + 2 のとき m 番目の容量 セルに対して「+2」の動作を設定し、N mp=Nmn+1のときm番目の容量セルに対して「+1」の動作を設定し、Nmp=N mnのときm番目の容量セルに対して「0」の動作を設定し、それ以外のときm番目の容 量セルに対して「-1」の動作を設定することにより、上記充電用スイッチと、上記放電 用スイッチと、上記スイッチ手段とを制御することを特徴とする請求項1記載のDA変換 回路。

【請求項3】

上記Lは3であり、m=8個のキャパシタを備え、8ビットのDA変換回路であること 特徴とする請求項1又は2記載のDA変換回路。

【請求項4】

請求項1乃至3のうちのいずれか1つに記載のDA変換回路と、

入力されるアナログ信号から、上記DA変換回路から出力される信号を減算し、減算結 果の信号を出力する減算手段と、

上記減算手段から出力されるアナログ信号に対して所定の低域通過ろ波の処理を実行し て出力するローパスフィルタと、

上記ローパスフィルタから出力されるアナログ信号をディジタル信号にAD変換して出 力するとともに、上記ディジタル信号を上記DA変換回路を介して減算手段に出力するA D変換手段とを備えたことを特徴とする AD変調器。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、例えば通信装置、センサー装置、オーディオ装置などにおいて用いられる AD変調器のためのDA変換回路及びそれを用いた AD変調器に関する。

【背景技術】

[0002]

通信システムでの信号処理手法はアナログ式からディジタル式に急速にかわりつつある 。そのシステム中のAD変換回路のアナログフロントエンドへのシフトが実現できれば、 従来アナログで実現されていた複雑な機能をディジタル信号処理手法で実現し、システム 全体の集積度と性能を上げることが可能となる。この実現のためには、AD変換回路に対 して優れた線形性、大きなダイナミックレンジ、広信号帯域とイメージ信号除去能力が要 求される。

[0003]

変調器を用いたAD変換器である AD変調器は、高速化広帯域化が急速に進み この要求を満たすものとして、従来の音響、計測応用だけでなく通信システムへの応用が 広がりつつある。 AD変調器はオーバーサンプリングとノイズシェープ手法で高精度 を実現する。更なる高性能を追求するためにマルチビット AD変調器を用いると、低 いオーバーサンプリング比(Over Sampling Ratio;以下、OSRという。)で高分解能 が得られ安定性の問題も軽減されるという特徴を有している(例えば、非特許文献1参照 。)。

20

【0004】

【特許文献1】特開平10-075177号公報。

【非特許文献1】S. R. Norsworthy et al. (editors), "Delta-Sigma Data Converters , -Theory, Design and Simulation", IEEE Press, 1997.

【非特許文献 2】R. Shreier et al., "Speed vs. dynamic range trade-off in oversa mpling data converters", in C. Toumazou et al. (editors), Trade-Offs in Analog Circuit Design, The Designer's Companion, Kluwer Academic Publishers, pp.644-65 3, 2002.

【非特許文献 3】Y. Greets et al., "Design of Multi-bit Delta-Sigma A/D Converte rs", Kluwer Academic Publishers, 2002.

【非特許文献4】A. Yasuda et al., "A third-order - modulator using second-or der noise-shaping dynamic element matching", IEEE Journal of Solid-State Circui ts, Vol.33, pp.1876-1886, December 1998.

【非特許文献 5】H. San et al., "An element rotation algorithm for multi-bit DAC nonlinearities in complex bandpass delta-sigma AD modulators", IEEE 17th Inter national Conference on VLSI Design, Mumbai, India, pp.151–156, January 2004.

【非特許文献 6】H. San et al., "A Noise-Shaping Algorithm of Multi-bit DAC Nonl inearities in Complex Bandpass AD Modulators", IEICE Transactions on Fundam entals, Vol.E87-A, No.4, pp.792-800 April 2004.

【発明の開示】

【発明が解決しようとする課題】

【 0 0 0 5 】

しかしながら、優れた線形性を有する1ビットDA変換器とは対照的に、マルチビット AD変調器の内部DA変換器の非線形性は変調器内でノイズシェープされず、AD変 換器全体の精度を劣化させてしまうという問題が生じる。

【 0 0 0 6 】

図1(a)は従来技術に係るローパス AD変調器の構成を示すブロック図であり、 図1(b)は図1(a)のローパス AD変調器の等価回路図である。

【0007】

図1(a)において、当該ローパス AD変調器は、減算器SU1と、ローパスフィ 30 ルタLP1と、AD変換器AD1と、DA変換器DA1とを備えて構成される。アナログ 入力信号Ainは減算器SU1に入力され、減算器SU1は入力されるアナログ入力信号 Ainから、DA変換器DA1からのフィードバック信号を減算し、減算結果の信号を所 定の低域通過特性を有するローパスフィルタLP1を介してAD変換器AD1に出力する 。AD変換器AD1は、入力される信号をディジタル出力信号Doutに変換して出力す るとともに、DA変換器DA1に出力する。さらに、DA変換器DA1は入力されるディ ジタル出力信号Doutをアナログ信号にDA変換して減算器SU1にフィードバックす る。

[0008]

また、図1(b)の等価ブロック図において、X(z)はアナログ入力信号Ainに対 40 応し、Y(z)はディジタル出力信号Doutに対応する。また、ローパスフィルタLP 1は伝達関数H(z)を有し、AD変換器AD1において量子化ノイズE(z)が加算器 SM1により加算され、DA変換器SM2において非線形誤差 (z)が加算器SM2に より加算される。なお、図1(b)において、M(z)はDA変換器DA1からの出力信 号である。

【0009】

ここで、図1のローパス AD変調器における入力信号X(z)と出力信号Y(z) との間の関係式は次式で表される。なお、当該明細書において、数式がイメージ入力され た墨付き括弧の数番号と、数式が文字入力された大括弧の数式番号とを混在して用いてお り、また、当該明細書での一連の数式番号として「式(1)」の形式を用いて数式番号を

50

20

式の最後部に付与して用いることとする。

【0011】

上記式(1)から明らかなように、内部AD変換器AD1の量子化ノイズE(z)はノ イズシェープされるが、DA変換器の非線形誤差 (z)はノイズシェープされずそのま ま出力されるので、高精度の AD変調器の実現を困難にしてしまうことがわかる。そ こで、 AD変調器内部マルチビットDA変換器の非線形性をノイズシェープするため 、内部DA変換器DA1の前段にディジタル信号処理回路を設けてダイナミックエレメン トマッチングを行うDWA(Data Weighted Averaging;データに対する重み付けの平均 化)アルゴリズムが提案されてきている(例えば、非特許文献2-6参照。)。 【0012】

次いで、セグメントスイッチドキャパシタ型 D A 変換器と容量のミスマッチについて以 下に説明する。図 2 (a)は従来技術に係るセグメント型スイッチドキャパシタ D A 変換 器の構成を示す回路図であり、図 2 (b)は図 2 (a)のセグメント型スイッチドキャパ シタ D A 変換器の電荷充電動作を示す回路図であり、図 2 (c)は図 2 (a)のセグメン トスイッチドキャパシタ型 D A 変換器の電荷放電動作を示す回路図である。

【0013】

図2(a)で示す9レベル分解能を有するセグメントスイッチドキャパシタ型DA 変換 器は、互いに並列接続された8個の単位キャパシタC₀ - C₇ と、フィードバックキャパ シタC_{ref}を有するオペアンプOPAと、各単位キャパシタC₀ - C₇に対して所定の 基準電圧V_{ref}を供給するための充電用スイッチSW11と、各単位キャパシタC₀ -C₇に充電された電荷をオペアンプOPAに放電するための放電用スイッチSW12と、 各単位キャパシタC₀ - C₇に対してそれぞれ基準電圧V_{ref}を供給しもしくは接地す るためのスイッチSW0 - SW7とを備えて構成される。

【0014】

ここで、理想的にはすべての単位キャパシタC_kの静電容量値は等しいが、実際にはI 30 Cチップ製造上においてプロセスのバラツキにより容量値が異なり、その静電容量値は次 式で表される。

【 0 0 1 5 】 [数 1] C_k C + e_k (k = 0, 1, 2, ..., 7) (2) 【 0 0 1 6 】 ここで [数 2] C (C₀ + C₁ + C₂ + ... + C₇) / 8 (3) [数 3] e₀ + e₁ + e₂ + ... + e₇ = 0 (4) である。 【 0 0 1 7 】

また、 e_k は静電容量値 C_k のミスマッチ値(平均静電容量 C からのずれ)である。図 2 (b)に示すように、ディジタル入力信号がmのとき、充電用スイッチ S W 1 1 がオン とされかつスイッチ S W 1 2 がオフとされ、m個のスイッチ S W 0 - S W m - 1 が接点 a 側に切り替えられて単位キャパシタ C₀, C₁, C₂,..., C_{m - 1} が基準電圧 V_r e_f に接続され、他のスイッチ (7 - m + 1)個のスイッチ S W m - S W 7 のみが接点 b 側に 切り替えられて単位キャパシタ C_m, C_{m + 1},..., C₇ が接地される。これにより、単 位キャパシタ C₀, C₁, C₂,..., C_{m - 1} に電荷が充電される。次いで、所定の期間 10

20

後に、図2(こ)に示すように、充電用スイッチSW11がオフとされかつスイッチSW 12がオンとされ、すべてのスイッチSW0-SW7が接点a側に切り替えられて、単位 キャパシタC。, C, , C, , ..., C, , に充電された電荷がオペアンプOPAに放電 される。このとき、セグメントスイッチドキャパシタ型DA変換器の出力電圧Voutは 次式で表される。 [0018]【数 2 】 $V_{out} = -m \frac{C}{C_{rof}} V_{ref} + \delta$ (5)[0019]また、当該DA変換器の非線形性 は下式で与えられる。 [0020]【数3】 $\delta = -\frac{\mathbf{e_0} + \mathbf{e_1} + \mathbf{e_2} + \dots + \mathbf{e_{m-1}}}{C} \mathbf{V_{ref}}$ (6) Cref [0021]

従って、上記式(3)から明らかなように、ミスマッチ値e₀ ,e₁ ,…,e₇ (これ は、等価的にDA変換器DA1の非線形性 に対応する。)によるAD変換器出力パワー 20 スペクトルは信号帯域内で平坦に表れることがわかる。

【 0 0 2 2 】

次いで、1次ローパスDWAアルゴリズムについて以下に説明する。図3(a)従来技術に係るDA変換器DA1を1次DWAアルゴリズムを用いて1次ノイズシェープするときのDA変換回路を示すブロック図であり、図3(b)は図3(a)のDA変換回路の等価回路図である。

【0023】

図3(a)において、非線形性 (z)を有するDA変換器DA1の前段において、伝達関数(1/(1 - z⁻¹))を有するディジタルローパスフィルタLP11を挿入するとともに、DA変換器DA1の後段において、伝達関数(1 - z⁻¹)を有するアナログハイパスフィルタHP11を挿入している。ここで、ディジタル入力信号A1と、DA変換器DA1の非線形性 (z)と、アナログ出力信号A4との関係は次式で表される。

[数4]

 $A_{4}(z) = A_{1}(z) + (1 - z^{1})(z)$ (7) $\begin{bmatrix} 0 & 0 & 2 & 5 \end{bmatrix}$

図3(a)のローパスフィルタLP11は、図3(b)に示すように、加算器SM11 とその出力信号を所定のクロック期間だけ遅延させた後加算器SM11にフィードバック する遅延回路DL11とにより構成される。図3から明らかなように、DA変換器DA1 の非線形性 (z)は、伝達関数(1-z⁻¹)を有するハイパスフィルタHP11によ リ1次ノイズシェープされる。ここで、図3(a)のハイパスフィルタHP11は、図3 (b)に示すように、減算器SU11と、それに入力される信号を所定のクロック期間だ け遅延させた後減算器SU11に入力する遅延回路DL21とにより構成される。 【0026】

しかしながら、実際には、この回路を実現することはできない。例えばディジタル入力 信号A₁(n)が常に正数2である場合、時刻nの増加に伴い、DA変換器DA1への入 力信号A₂(n)は無限大になり、DA変換器DA1の入力レンジを超えてしまい、DA 変換が不可能となる。そこで、図3の回路を等価的に実現できる1次DWAアルゴリズム が提案されており(例えば、非特許文献2参照。)、当該1次DWAアルゴリズムは以下 の通りである。 10

30

[0027]

セグメントスイッチドキャパシタ型 D A 変換器に対して以下のことを考える。 (A) セグメントスイッチドキャパシタ型 D A 変換器の各容量セル C S m (m = 0, 1, 2,...,7)を図 4 で示すようにリング状に配列する。ここで、各容量セル C S m はキャ パシタ C m と、それをリング接続線 R R に接続するスイッチ S W m とからなる。また、リ ング接続線 R R は充電用スイッチ S W 1 1 を介して基準電圧源 V r e f に接続されるとと もに、フィードバックキャパシタ C r e f を有するオペアンプ O P A の非反転入力端子に 接続される。

(B) DA変換器にオンになる容量セルの位置を記憶するポインタを設ける。時刻nのポ インタの指示値をP(n)とし、時刻n + 1 では入力データに対して、P(n)番目から 10 の容量セルを選択し、オンにする。この構成で次のような動作を行う。

(C)時刻nにおいて、入力データ信号がA₁ (n) = ⁿとする(n = 0, 1, 2, 3, ...)。

(D) 「個の容量セルCS(mod₈(P(n) + 1)), CS(mod₈(P(n) + 2)), CS(mod₈(P(n) + 3)), …, CS(mod₈(P(n) + 「))の各スイッチをオンにし、図2(b)において基準電圧源V_{ref}に接続する。なお、本明細書では、xをyで割った剰余を示す一般的な記法「x modulo y」又は「x mod y」に代えてその簡略的な記法「mody x」で記述する。

(E)時刻 n + 1 のポインタの指示値を P (n + 1) = m o d ₈ (P (n) + _n)に設 定する。このように、オンになるスイッチの容量セルを選択することで容量セルのミスマ 20 ッチ値(すなわち、 D A 変換器 D A 1 の非線形性 (z))が 1 次ノイズシェープされる

0

【0028】

ところで、 AD変換器は、その高いOSRのために、AD変換器の消費電力が比較 的大きく、チップ面積も大きくなるという問題点があった。この問題点を解決するために 、OSRを低減する AD変調器のマルチビット化が目を集めているが、マルチビット DA変換器では上述したように、デバイスのマッチング精度に起因した非線形性があり、 これがAD変換器全体の性能に悪影響を及ぼす問題がある。上記の問題は特に小型高速化 のために微細化プロセスを採用すればより深刻となるという問題点があった。

【0029】

この問題点を解決するために、上述のごとく、1次のノイズシェーピングをするローパ スエレメントローテーション法が提案されているが、高いSN比を得るには限界があった 。一方、2次のノイズシェーピング法も提案はされているが、回路構成が複雑すぎて実用 的ではないという問題点があった。

[0030]

本発明の目的は以上の問題点を解決し、従来技術に比較して構成が簡単であって、しか もDA変換器の非線形性をノイズシェープすることができるDA変換回路及びそれを用いた AD変調器を提供することにある。

【課題を解決するための手段】

【0031】

第1の発明に係るDA変換回路は、帰還容量を有するオペアンプと、上記オペアンプに 対して互いに並列接続された複数M=2^L個のキャパシタと、上記各キャパシタに対する 充電のオン・オフを切り替える充電用スイッチと、上記各キャパシタからの放電のオン・ オフを切り替える放電用スイッチとを備えたセグメントスイッチドキャパシタ型DA変換 器を備えたDA変換回路において、

上記各キャパシタに対して充電、放電、接地及び極性反転を行うスイッチ手段と、 所定の期間で各キャパシタに対して2回の充電及び放電を行うことにより所定の基準出 力電圧の+2倍の出力電圧を得る「+2」の動作と、上記期間で各キャパシタに対して1 回の充電及び放電の動作により上記基準出力電圧の1倍の出力電圧を得る「+1」の動作 と、充電及び放電の動作をせずに接地電位の出力電圧を得る「0」の動作と、上記各キャ 30

パシタに対して1回の充電を行った後当該キャパシタの極性を反転することにより上記基準出力電圧の-1倍の出力電圧を得る「-1」の動作とを用いて、ローパス AD変調器のためにDA変換回路の非線形性を2次ノイズシェープするための2次DWAアルゴリズムを実行するように、上記充電用スイッチと、上記放電用スイッチと、上記スイッチ手段とを制御する制御手段とを備えたことを特徴とする。

【0032】

上記 D A 変換回路において、上記複数 2 ^L 個のキャパシタは等価的にリング状で接続されてなり、上記制御手段は、

(a) 入力データD(n) に基づいて、プラス側ポインタの指示値P。+(n)と、プラス側信号開始位置S。+(n)と、プラス側個数A。+(n)と、マイナス側ポインタの指示値P。.(n)と、マイナス側信号開始位置S。.(n)と、マイナス側個数A。.
 (n) とを含む、上記2次DWAアルゴリズムを用いて各キャパシタのスイッチ手段を制御するための制御パラメータを計算し、

(b)上記各キャパシタとそれに接続されたスイッチ手段とにてなる各容量セルにおいて、S₀ (n), mod_M (S₀ (n) + 1), mod_M (S₀ (n) + 2), ..., mod_M (S₀ (n) + A₀ (n) - 1)番目の容量セルに「正」を割り当てるとともに、S₀ (n), mod_M (S₀ (n) + 1), mod_M (S₀ (n) + 2), ..., mod_M (S₀ (n) + A₀ (n) - 1)番目の容量セルに「負」を割り当てるた(c)m番目の容量セルに正が割り当てられた回数をNmpとし、負が割り当てられた回数をNmpとし、

20

10

(d) Nmp = Nmn + 2のときm番目の容量セルに対して「+2」の動作を設定し、Nmp = Nmn + 1のときm番目の容量セルに対して「+1」の動作を設定し、Nmp = Nmnのときm番目の容量セルに対して「0」の動作を設定し、それ以外のときm番目の容量セルに対して「-1」の動作を設定することにより、上記充電用スイッチと、上記放電用スイッチと、上記スイッチ手段とを制御することを特徴とする。

【0033】

また、上記DA変換回路において、上記Lは3であり、m=8個のキャパシタを備え、 8ビットのDA変換回路であること特徴とする。

【0034】

第2の発明に係る AD変調器は、請求項1乃至3のうちのいずれか1つに記載のD 30 A変換回路と、

入力されるアナログ信号から、上記 DA 変換回路から出力される信号を減算し、減算結 果の信号を出力する減算手段と、

上記減算手段から出力されるアナログ信号に対して所定の低域通過ろ波の処理を実行して出力するローパスフィルタと、

上記ローパスフィルタから出力されるアナログ信号をディジタル信号にAD変換して出 力するとともに、上記ディジタル信号を上記DA変換回路を介して減算手段に出力するA D変換手段とを備えたことを特徴とする。

【発明の効果】

【 0 0 3 5 】

40

従って、本発明によれば、従来技術に比較して構成が簡単であって、しかもDA変換器の非線形性をノイズシェープすることができるDA変換回路及びそれを用いた AD変調器を提供することができる。これにより、例えば微細デバイスなど低精度のデバイス)でも、容易にマルチビットのDA変換器の非線形性を抑圧でき、理想に近い高いSN比を得ることが実用レベルで初めて可能になる。

【発明を実施するための最良の形態】

【 0 0 3 6 】

以下、本発明に係る実施形態について図面を参照して説明する。なお、同様の構成要素 については同一の符号を付している。

【0037】

本実施形態では、ローパス AD変調器のために、DA変換器の非線形性を2次ノイズシェープする比較的回路実現が容易なAD変換回路のためのアルゴリズムについて説明し、そのアルゴリズムを実現するための、スイッチドキャパシタ回路を用いたハードウェア回路について説明する。

【 0 0 3 8 】

図5(a)は本発明の一実施形態に係る、DA変換器DA1の非線形を2次ノイズシャープするときのDA変換回路を示すブロック図であり、図5(b)は図5(a)のDA変換回路の等価回路図である。本実施形態では、1次DWAアルゴリズムを拡張して、2次 DWAアルゴリズムを考案し、その実現回路を考案した。

【0039】

10

図5(a)に示すように、DA変換器DA1の前段に2個のローパスフィルタ(ディジタル積分フィルタ)LP11,LP12を設けるとともに、DA変換器DA1の後段に2個のハイパスフィルタ(アナログ微分フィルタ)HP11,HP12を設ける。ここで、Xをディジタル入力信号とし、Yをアナログ出力信号とし、(z)をDA変換器DA1の非線形性とすると次式の関係が得られる。

[0040]

「数5]

 $Y(z) = X(z) + (1 - z^{-1})^{2} \cdot (z)$ (8) $\begin{bmatrix} 0 & 0 & 4 & 1 \end{bmatrix}$

図5(a)のローパスフィルタLP11は、図3と同様に、図5(b)に示すように、20 加算器 SM11とその出力信号を所定のクロック期間だけ遅延させた後加算器 SM11に フィードバックする遅延回路 DL11とにより構成され、図5(a)のローパスフィルタ LP12は、図5(b)に示すように、加算器 SM12とその出力信号を所定のクロック 期間だけ遅延させた後加算器 SM12にフィードバックする遅延回路 DL12とにより構 成される。また、図5(a)のハイパスフィルタHP11は、図3と同様に、図5(b) に示すように、減算器 SU11と、それに入力される信号を所定のクロック期間だけ遅延 させた後減算器 SU11に入力する遅延回路 DL21とにより構成され、図5(a)のハ イパスフィルタHP12は、図5(b)に示すように、減算器 SU12と、それに入力さ れる信号を所定のクロック期間だけ遅延させた後減算器 SU12に入力する遅延回路 DL 22とにより構成される。

【0042】

上記式(5)から明らかなように、DA変換器DA1の非線形性 (z)が2次ノイズ シェープされることがわかる。上述と同様に、DA変換器DA1の入力レンジの制限で図 5の構成も直接的には実現できない。1次DWAアルゴリズムの場合と同様に、各容量セ ルCS0-CS7を図4で示すようにリング状に配列して等価的にこの構成を実現するこ とを考える。

【0043】

次いで、本発明者らが考案した 2 次 D W A アルゴリズムについて以下に説明する。当該 アルゴリズムでは、セグメントスイッチドキャパシタ型 D A 変換器の各容量セル C S O -C S 7 は - 1 , 0 , 1 , 2 の多値をとることが特徴である。

【0044】

まず、図4のリング形状のセグメントスイッチドキャパシタ型DA変換器において、どの容量セルを選択するかを示すポインタの設定について以下に説明する。 【0045】

設定時刻 n における D A 変換器 D A 1 への入力データを D (n)とすると、次式の関係 を有する。ここで、プラス側のポインタの指示値 P 。+ (n)、マイナス側のポインタの 指示値 P 。- (n)、プラス側の信号開始位置 S 。+ (n)、マイナス側の信号開始位置 S 。- (n)、プラス側の割り当て回数 A 。+ (n)、マイナス側の割り当て回数 A 。-(n)を定義する。 【 0 0 4 6 】

(8)

50

(9)

(A) プラス側: 【数4】 $P_{0+}(n) = mod_8 \left[D(n-1) + \sum_{k=0}^{n-2} P_{0+}(k) \right]$ (9) 「数61 $S_{0+}(n) = mod_{8}[P_{0+}(n) + 1]$ (10) [数7] $A_{0+}(n) = D(n) + mod_{8}(A_{0+}(n-1))$ (11) (B)マイナス側: 10 [数8] $P_{0-}(n) = P_{0+}(n-1)$ (12) 「数91 $S_{0-}(n) = mod_{8}[P_{0+}(n-1)+1]$ (13) 「数10] $A_{o-}(n) = mod_{8}(A_{o+}(n-1))$ (14) [0047]次いで、各容量セルへの「正」,「負」の割り当てルールR1,R2について説明する [0048]20 (R1)S₀ + (n), mod₈ (S₀ + (n) + 1), mod₈ (S₀ + (n) + 2) ,..., mod₈ (S₀₊ (n) + A₀₊ (n) - 1)番目の容量セルに「正」を割り当て る。 $(R2)S_{0}(n), mod_{8}(S_{0}(n)+1), mod_{8}(S_{0}(n)+2)$,..., mod_& (S₀, (n) + A₀, (n) - 1)番目の容量セルに「負」を割り当て る。 [0049]ここで、m番目の容量セルCSmは+がk+2回割り当てらてられたとすると、その容 量セルは-がk回, k+1回、k+2回又はk+3回割り当てられる。ここで、kは任意 の自然数である。なお、上記割り当てルールR1,R2におけるmod演算の除数(又は 30 底)は3ビットのDA変換のために8であるが、M=2^LビットのためのDA変換のとき は、Mとなる。 [0050] さらに、各容量セルの-1,0,1,2の値の決定方法について以下に説明する。 [0051]m番目の容量セルCSm(m=1,2,…,7)が-1,0,1,2のどの値をとるか は以下の条件で決める。 (1)容量セルの値が「+1」の条件は、上記割り当てルールR1,R2に従って、「正 が k + 2 回で、負が k + 1 回」割り当てられたとき、もしくは「正が 2 回、負が 1 回」割 り当てられたとき。 40 (2)容量セルの値が「2」の条件は、「正がk+2回、負がk回」割り当てられたとき (3)容量セルの値が「0」の条件は、「正がk+2回、負がk+2回」割り当てられた とき。 (4)容量セルの値が「-1」の条件は、「正がk+2回、負がk+3回」割り当てられ たとき。 [0052] さらに、当該アルゴリズムを用いたときのDA変換器DA1の出力信号Voutについ て以下に説明する。 [0053]

入力データD(n) = 3のとき、図2の通常のセグメントスイッチドキャパシタ型DA 変換器では出力信号は常に次式のようになる。 【0054】 【数5】 $V_{out} = -\frac{C_0 + C_1 + C_2}{C_{ref}} V_{ref}$ $= -\frac{3C}{C_{ref}} V_{ref} - \frac{e_0 + e_1 + e_2}{C_{ref}} V_{ref}$ (15)

【0055】

ここで、 2 次 D W A アルゴリズムを用いたとき、 例えば 1 番目の容量セルの値が - 1 で 、 2 , 3 , 4 , 5 番目の容量セルの値が + 1 で、その他の容量セルの値が 0 の場合が生じ 得て、そのときの出力信号は次式で表される。

【0056】

【数6】

$$V_{out} = -\frac{-C_1 + C_2 + C_3 + C_4 + C_5}{C_{ref}} V_{ref}$$
$$= -\frac{3C}{C_{ref}} V_{ref} - \frac{-e_1 + e_2 + e_3 + e_4 + e_5}{C_{ref}} V_{ref}$$
(16)

[0057]

また、別のタイミングでは入力データD(n)が同じ2でも、3番目の容量セルの値が 2で、4番目の容量セルの値が+1で、その他の容量セルの値が0の場合が生じ得て、そ のときは出力信号は次式で表される。

【0058】

【数7】

$$V_{out} = -\frac{2C_3 + C_4}{C_{ref}} V_{ref}$$
$$= -\frac{3C}{C_{ref}} V_{ref} - \frac{2e_3 + e_4}{C_{ref}} V_{ref} \qquad (17)$$

[0059]

次いで、上述の2次DWAアルゴリズムを用いたセグメントスイッチドキャパシタ型D A変換器の動作例について以下に説明する。図6は図5のDA変換回路の動作例を示す図 であって、入力信号に対する各容量セルCSm(m=0,1,2,…,7)への設定を示 す図である。図6では、DA変換器への入力信号が3,4,2,5,6,1,…と推移し た場合、上記2次DWAアルゴリズムに従った容量セルの値を示す。このときの動作は以 下の通りになる。

【0060】

(SS1)最初の時刻n=0でディジタル入力D(0)が3であるとすると、そのまま3 は出力され、容量セルCS0,CS1,CS2の値は「+1」になる。 (SS2)次いで、4が入力されると(D(1)=4)、3番目の容量セルCS3からこ こまでの入力の積分値である3+4=7個が「+」になる。すなわち、容量セルCS3, CS4,CS5,CS6,CS7,CS0,CS1に「+」を割り当てられる。また、1 つ前で使われた入力信号である3により容量セルCS0,CS1,CS2に「-」が割り 当てられる。「+」と「-」の両方が1回ずつ割り当てられた容量セルCS0,CS1の 値は「0」になり、「-」のみが1回割り当てられた容量セルCS2の値は「-1」にな 10

20

30

40

り、「+」のみが1回割り当てられた容量セルCS3,CS4,CS5,CS6,CS7 の値は「+1」になる。

(SS3)次いで、2が入力されると(D(2)=2)、2番目の容量セルCS2からこ こまでの入力データの積分値である3+4+2=9個が「+」になる。すなわち、容量セ ルCS2,CS3,CS4,CS5,CS6,CS7,CS0,CS1,CS2には「+ 」を割り当てられる。また、1つ前で使われた入力信号の積分値である7により容量セル CS3,CS4,CS5,CS6,CS7,CS0,CS1には「-」が割り当てられる。 。容量セルCS2には+が2回割り当てられるので、値は「+2」になる。容量セルCS 0,CS1は「+」1回と「-」1回が割り当てられるので値は「0」になる。

【0061】

次いで、2次DWAアルゴリズムをセグメントスイッチドキャパシタ型DA変換器に対して適用したDA変換回路50について以下に説明する。図7は本発明の一実施形態に係るDA変換回路50の構成を示すブロック図である。図7において、DA変換回路50は、入力データD(n)に基づいて2次DWAアルゴリズムを実行してセグメントスイッチドキャパシタ型DA変換器20の各スイッチを制御するコントローラ10と、コントローラ10により制御されDA変換後の出力信号Voutを出力するセグメントスイッチドキャパシタ型DA変換器20とを備えて構成される。なお、コントローラ10は、ディジタル順序回路と、クロック発生回路とを組み合わせ構成してもよい。

【0062】

図 8 は図 7 のセグメントスイッチドキャパシタ型 D A 変換器 2 0 の詳細構成を示す回路 20 図である。図 8 のセグメントスイッチドキャパシタ型 D A 変換器 2 0 は、図 2 (a)のセ グメントスイッチドキャパシタ型 D A 変換器に比較して以下の点が異なる。

(1)図2における各キャパシタCm(m=0,1,2,…,7)に対する充電又は接地のためのスイッチSWmに代えて、これら充電、放電及び接地の機能に加えて、各キャパシタCmを反転(後述するマイナス動作のため)の機能を提供するために、各キャパシタCmの一方の側に、充電用スイッチSW11を介して基準電圧源Vrefが接続されたスイッチS1・mと、接地に接続されたスイッチS3・mとが挿入される一方、各キャパシタCmの他方の側に、充電用スイッチSW11を介して基準電圧源Vrefが接続されたスイッチS4・mと、接地に接続されたスイッチS2・mとが挿入される。ここで、スイッチS1・m乃至S4・m(m=0,1,2,…,7)は、キャパシタCmに対する充電、放電、接地及びキャパシタCmの極性反転のためのスイッチである。

30

10

(2) ここで、正での充電又は放電のとき、スイッチS1 - m及びスイッチS2 - mがオ ンされる一方、スイッチS3 - m及びスイッチS4 - mがオフされる。また、反転された 負での充電又は放電のとき、スイッチS1 - m及びスイッチS2 - mがオフされる一方、 スイッチS3 - m及びスイッチS4 - mがオンされる。

(3) 充電用スイッチSW11及び放電用SW12の動作は基本的には図2の動作と同様 であるが、マルチクロック動作では、1つのクロック期間で2回の充放電が実行される。 【0063】

すなわち、上述した2次DWAアルゴリズムを実現するために、容量セルからの2倍の 出力信号及びマイナスの出力信号必要になる。これをセグメントスイッチドキャパシタ型 40 DA変換器で実現するためにそれぞれ、以下で詳述する「マルチクロック動作(2クロッ ク動作)」と「マイナス動作」を用いる。

[0064]

図9は、図8のセグメントスイッチドキャパシタ型DA変換器20の容量セルCSmに おけるマルチクロック動作を示す図であって、図9(a)はその第1の電荷充電動作を示 す回路図であり、図9(b)はその第1の電荷放電動作を示す回路図であり、図9(c) はその第2の電荷充電動作を示す回路図であり、図9(d)はその第2の電荷放電動作を 示す回路図である。なお、図9では、説明の簡単化のために1つの容量セルCSmのみを 図示している。

【0065】

図9(a)において充電用スイッチSW11をオンしかつ放電用スイッチSW12をオ フして1回目の充電を行った後、図9(b)において充電用スイッチSW11をオフしか つ放電用スイッチSW12をオンして1回目の放電を行い、オペアンプOPAで単位電圧 を保持する。次いで、図9(c)においてスイッチ充電用SW11をオンしかつ放電用ス イッチSW12をオフして2回目の充電を行った後、図9(d)において充電用スイッチ SW11をオフしかつ放電用スイッチSW12をオンして2回目の放電を行い、オペアン プOPAで単位電圧の2倍の電圧を保持する。すなわち、容量セルCSmに対して「+2 」の動作を実行するマルチクロック動作では、1クロックの間に2回電荷を貯めて送り出 す動作で、出力電圧として2倍の電荷を送り出すことができる。

[0066]

図10は、図8のセグメントスイッチドキャパシタ型DA変換器20の容量セルCSm におけるマイナス動作を示す図であって、図10(a)はその電荷充電動作を示す回路図 であり、図10(b)はその電荷保持動作を示す回路図であり、図10(c)はその電荷 放電動作を示す回路図である。なお、図10では、説明の簡単化のために1つの容量セル CSmのみを図示している。

[0067]

図10(a)において充電用スイッチSW11をオンしかつ放電用スイッチSW12を オフして充電を行った後、図10(b)において2つのスイッチSW11,SW12をと もにオフにした電荷保持状態でキャパシタCmの接続を反転してマイナスの極性を得て、 図10(c)においてスイッチ充電用SW11をオフしかつ放電用スイッチSW12をオ ンして放電を行い、オペアンプOPAに出力する。すなわち、容量セルCSmに対して「 - 1」の動作を実行するマイナス動作では、一度電荷を充電して保持した後に、キャパシ タCmの接続をプラスとマイナスを逆に接続することでマイナス出力電圧を実現する。 [0068]

以上説明した2次DWAアルゴリズムを用いた動作をまとめると以下のようになる。 (1)「+2」の動作:上述のマルチクロックの動作により所定の基準出力電圧(正確に は、図9及び図10に示すように、(C/Cref)Vref である。)の+2倍の出力 電圧を得る。

(2)「+1」の動作:通常の1回の充電、放電の動作により上記基準出力電圧の1倍の 出力電圧を得る。

(3)「0」の動作:充電、放電の動作をせずに接地電位の出力電圧を得る。

(4)「-1]の動作:上述のマイナスの動作により上記基準出力電圧の-1倍の出力電 圧を得る。

[0069]

図11は、図7のコントローラ10によって実行されるDA変換器制御処理を示すフロ ーチャートである。ステップS1又はステップS10AからステップS10までの処理が 1クロック信号の期間で実行される。

[0070]

図11のステップS1では、まず、時刻パラメータnを1にリセットした後、ステップ S2において入力データD(n)に基づいて式(9)~(14)を用いて制御パラメータ を計算する。次いで、ステップS3では、各容量セルCSm(m=0,1,2,…,7) に対して上述の割り当てルール(R1)及び(R2)に基づいて正又は負の割り当てを行 う。そして、ステップS4では、セル番号パラメータmを0にリセットし、ステップS5 においてm番目の容量セルCSmに正が割り当てられた回数をNmpとし、負が割り当て られた回数をNmnとし、ステップS6において図12のサブルーチンである「容量セル CSmに対する設定処理」を実行した後、ステップS7に進む。さらに、S7においてセ ル番号パラメータmはm 7 であるか否かが判断され、NOのときはステップS8に進む 一方、YESのときはステップS9に進む。ステップS8では、セル番号パラメータmを 1だけインクリメントし、ステップS5に戻り上述の処理を繰り返す。一方、ステップS 9 では、クロック信号の立ち上がりも同期して、設定された各動作に基づいて、DA変換

10

30

20

器20に対して各スイッチを制御するための制御信号を出力し、ステップS10において 時刻パラメータnがその最大値nma、であるか否かが判断され、NOのときはステップ S10Aに進む一方、YESのときは当該制御処理を終了する。ステップS10Aでは、 時刻パラメータnを1だけインクリメントした後、ステップS2に戻り、上述の処理を繰 り返す。

(13)

[0071]

図12は、図11のサブルーチンである容量セルCmに対する設定処理(ステップS5)を示すフローチャートである。

[0072]

図12のステップS11において、N_{m p} = N_{m n} + 2 であるか否かが判断され、YE 10 SのときはステップS14に進む一方、NOのときはステップS12に進む。次いで、ス テップS12では、Nm。=Nmn+1であるか否かが判断され、YESのときはステッ プS15に進む一方、NOのときはステップS13に進む。さらに、S13においてNm 。=N__であるか否かが判断され、YESのときはステップS16に進む一方、NOの ときはステップS17に進む。ステップS14においては、m番目の容量セルCmに対し て「+2」の動作を設定した後、元のメインルーチンに戻る。また、ステップS15では 、m番目の容量セルCmに対して「+1」の動作を設定した後、元のメインルーチンに戻 る。そして、ステップS16においてm番目の容量セルCmに対して「0」の動作を設定 した後、元のメインルーチンに戻る。さらに、ステップS17では、m番目の容量セルC mに対して「-1」の動作を設定した後、元のメインルーチンに戻る。 20

[0073]

以上の実施形態においては、「+2」の動作と、「+1」の動作と、「0」の動作と、 「-1」の動作とを用いて、ローパス AD変調器のためにDA変換回路の非線形性を 2次ノイズシェープするための上述の2次DWAアルゴリズムを実行するように、コント ローラ10により、3ビットのDA変換のために8個のキャパシタC0-C7を備えたセ グメントスイッチドキャパシタ型 D A 変換器 2 0 の各スイッチ S W 1 1 , S W 1 2 , S 1 - m乃至S4-m(m=0,1,2,…,7)を制御している。これにより、ローパス A D 変調器のために D A 変換回路の非線形性を 2 次ノイズシェープする 3 ビット(9 レ ベル)のDA変換回路を実現している。本発明はこれに限らず、「+2」の動作と、「+ 1」の動作と、「0」の動作と、「-1」の動作とを用いて、ローパス AD変調器の ためにDA変換回路の非線形性を2次ノイズシェープするための上述の2次DWAアルゴ リズムを実行するように、コントローラ10により、複数LビットのDA変換のために2 └個のキャパシタC0-C7を備えたセグメントスイッチドキャパシタ型DA変換器20 の各スイッチSW11,SW12,S1-m乃至S4-m(m=0,1,2,...,L)を 制御することにより、ローパス AD変調器のためにDA変換回路の非線形性を2次ノ イズシェープするLビット(2^Lレベル)のDA変換回路を実現してもよい。

【実施例1】

[0074]

さらに、本発明者らは、2次DWAアルゴリズムの有効性を検証するために、3ビット 変調器を用いて、マットラブ(MATLAB;登録商標)によるシミュ 2次ローパス 40 レーションを行った。

[0075]

図13は図6のDA変換回路50のシミュレーション結果であって、理想状態における 正規化周波数(入力周波数Finをサンプリング周波数Fsにより正規化したものであり 、以下、同様である。)に対する相対電力特性を示すスペクトル図であり、図14は図6 のDA変換回路50のシミュレーション結果であって、DA変換器DA1の非線形を示す 正規化周波数に対する相対電力特性を示すスペクトル図である。また、図15は図6のD A 変換回路 5 0 のシミュレーション結果であって、 1 次 D W A アルゴリズムを用いて D A 変換器DA1に対して1次ノイズシェープしたときにおける正規化周波数に対する相対電 力特性を示すスペクトル図であり、図16は図6のDA変換回路50のシミュレーション

30

結果であって、 2 次 D W A アルゴリズムを用いて D A 変換器 D A 1 に対して 2 次ノイズシェープしたときにおける正規化周波数に対する相対電力特性を示すスペクトル図である。 【 0 0 7 6 】

図13乃至図16から明らかなように、この結果から1次DWAアルゴリズムを用いた 場合に比べて2次DWAアルゴリズムを用いた場合の方が信号帯域内でのDA変換器非線 形性ノイズの影響が低下して信号電力対雑音及び歪電力比(以下、SNDRという。)の 劣化が抑えられていることがわかる。

【0077】

図17は、図6のDA変換回路50のシミュレーション結果であって、図13乃至図16 の場合におけるOSRに対するSN比を示すグラフである。図17から明らかなように、10 例えば、OSRが28のときに、SNDRはDA変換器の非線形性のない理想状態ではS N比が116.6dBであり、DA変換器DA1の非線形性があるがDWAアルゴリズム を用いていない場合(図中で「DA変換器の非線形性」と示す。)のSN比は24.7d Bであり、同じDA変換器DA1の非線形性で1次DWAアルゴリズムを用いた場合(図 中で「1次DWAアルゴリズム」と示す。)のSN比は102.7dBであり、2次DW Aアルゴリズムを用いた場合(図中で「2次DWAアルゴリズム」と示す。)のSN比は 116.0dBという結果になり、2次DWAアルゴリズムの有効性が示された。 【0078】

以上説明したように、本実施形態では、比較的回路実現が容易な2次DWAアルゴリズムを検討し、その有効性をシミュレーションで確認した。また、それのセグメントスイッ 20 チドキャパシタ型DA変換器を用いた回路実現法を示した。

【産業上の利用可能性】

【0079】

以上詳述したように、本発明によれば、従来技術に比較して構成が簡単であって、しか もDA変換器の非線形性をノイズシェープすることができるDA変換回路及びそれを用い た AD変調器を提供することができる。これにより、例えば微細デバイスなど低精度 のデバイス)でも、容易にマルチビットのDA変換器の非線形性を抑圧でき、理想に近い 高いSN比を得ることが実用レベルで初めて可能になる。

【図面の簡単な説明】

【 0 0 8 0 】

30

【図1】(a)は従来技術に係るローパス AD変調器の構成を示すブロック図であり 、(b)は(a)のローパス AD変調器の等価回路図である。

【図2】(a)は従来技術に係るセグメント型スイッチドキャパシタDA変換器の構成を 示す回路図であり、(b)は(a)のセグメント型スイッチドキャパシタDA変換器の電 荷充電動作を示す回路図であり、(c)は(a)のセグメントスイッチドキャパシタ型D A変換器の電荷放電動作を示す回路図である。

【図3】(a)従来技術に係るDA変換器DA1を1次DWAアルゴリズムを用いて1次 ノイズシェープするときのDA変換回路を示すブロック図であり、(b)は(a)のDA 変換回路の等価回路図である。

【図4】図3のDA変換回路で用いる容量セルがリング状に配置されたセグメントスイッ 40 チドキャパシタ型DA変換器の構成を示す回路図である。

【図5】(a)は本発明の一実施形態に係る、DA変換器DA1の非線形を2次ノイズシャープするときのDA変換回路を示すブロック図であり、(b)は(a)のDA変換回路の等価回路図である。

【図 6 】図 5 の D A 変換回路の動作例を示す図であって、入力信号に対する各容量セル C S m (m = 0, 1, 2, ..., 7)への設定を示す図である。

【図7】本発明の一実施形態に係るDA変換回路50の構成を示すブロック図である。

【図8】図7のセグメントスイッチドキャパシタ型DA変換器20の詳細構成を示す回路 図である。

【図9】図8のセグメントスイッチドキャパシタ型DA変換器20の容量セルCSmにお 50

けるマルチクロック動作を示す図であって、(a)はその第1の電荷充電動作を示す回路 図であり、(b)はその第1の電荷放電動作を示す回路図であり、(c)はその第2の電 荷充電動作を示す回路図であり、(d)はその第2の電荷放電動作を示す回路図である。 【図10】図8のセグメントスイッチドキャパシタ型DA変換器20の容量セルCSmに おけるマイナス動作を示す図であって、(a)はその電荷充電動作を示す回路図であり、 (b)はその電荷保持動作を示す回路図であり、(c)はその電荷放電動作を示す回路図 である。 【図11】図7のコントローラ10によって実行されるDA変換器制御処理を示すフロー チャートである。 【図12】図11のサブルーチンである容量セルCmに対する設定処理(ステップS5) 10 を示すフローチャートである。 【図13】図6のDA変換回路50のシミュレーション結果であって、理想状態における 正規化周波数に対する相対電力特性を示すスペクトル図である。 【図14】図6のDA変換回路50のシミュレーション結果であって、DA変換器DA1 の非線形を示す正規化周波数に対する相対電力特性を示すスペクトル図である。 【図15】図6のDA変換回路50のシミュレーション結果であって、1次DWAアルゴ リズムを用いてDA変換器DA1に対して1次ノイズシェープしたときにおける正規化周 波数に対する相対電力特性を示すスペクトル図である。 【図16】図6のDA変換回路50のシミュレーション結果であって、2次DWAアルゴ リズムを用いてDA変換器DA1に対して2次ノイズシェープしたときにおける正規化周 20 波数に対する相対電力特性を示すスペクトル図である。 【図17】図6のDA変換回路50のシミュレーション結果であって、図13乃至図16 の場合におけるOSRに対するSN比を示すグラフである。 【符号の説明】 [0081]10…コントローラ、 20…セグメントスイッチドキャパシタ型DA変換器、 50…DA 変換回路、 A D 1 ... A D 変換器、 C。乃至C 7 … キャパシタ、 30 Cref...フィードバックキャパシタ、 CS0乃至CS7...容量セル、 DA1...DA変換器、 HP11,HP12...ハイパスフィルタ、 LP1,LP11,LP12...ローパスフィルタ、 OPA...オペアンプ、 R R ... リング接続線、 S1-0, S2-0, S3-0, S4-0乃至S1-7, S2-7, S3-7, S4-7 ...スイッチ、 SW11...充電用スイッチ、 40 SW12…放電用スイッチ、 SM1, SM2...加算器、 SU1...減算器。

(15)



SU1

5

SU1

M(z)

(a)

(b)

X(z)

Ain



DAC

S DA1

SM1 ∫E(z) ∫

δ (z)

(Σ

SM2

Y(z)

LP1

H(z)

【図2】









【図4】









【図6】





	入力データ D(n)	CS0	CS1	CS2	CS3	CS4	CS5	CS6	CS7
	3	+	+	+					
	4			-	+	+	+	+	+
	2			++					
	5	+		-	+	+	+	+	+
	6		++	++	+	+			
	1	+		-	-	-	+	+	+
	2		-	+	+	+			
	3		++	+					
٢	3		-	-	+	+	+	+	+

【図7】





【図8】



【図9】







 \checkmark





【図12】



【図13】





【図15】





【図16】

【図17】





フロントページの続き

(72)発明者 和田 淳 岐阜県大垣市万石1-30-3

審査官 清水 稔

(56)参考文献 Henderson, R.K. Nys, O.J.A.P., Dynamic element matching techniques with arbitrary n oise shaping function , Circuits and Systems, 1996. ISCAS '96., 'Connecting the Worl d'., 1996 IEEE International Symposium on , 1996年 5月15日, Vol.1, 293 - 296

(58)調査した分野(Int.Cl., DB名)
H03M 1/66
H03M 1/08
H03M 3/04