## (19) 日本国特許庁(JP)

## (12) 特許公報(B2)

(11) 特許番号

## 特許第4048208号

(P4048208)

(45) 発行日 平成20年2月20日(2008.2.20)

(24) 登録日 平成19年11月30日 (2007.11.30)

(51) Int.Cl.			FΙ		
нозм	3/02	(2006.01)	нозм	3/02	
нозм	1/08	(2006.01)	нозм	1/08	А

請求項の数 6 (全 23 頁)

(21) 出願番号	特願2005-213039 (P2005-213039)	(73)特許権者	音 396023993
(22) 出願日	平成17年7月22日 (2005.7.22)		株式会社半導体理工学研究センター
(65) 公開番号	特開2007-36383 (P2007-36383A)		神奈川県横浜市港北区新横浜3丁目17番
(43) 公開日	平成19年2月8日 (2007.2.8)		地2 友泉新横浜ビル6階
審査請求日	平成17年7月22日 (2005.7.22)	(74)代理人	100098280
			弁理士 石野 正弘
特許法第30条第二	1.項適用 2005年4月25日 社	(72)発明者	上森将文
団法人電子情報通信	言学会発行の「第18回回路とシステ		埼玉県深谷市常盤町77-35
ム軽井沢ワークショ	ョップ論文集」に発表、2005年4	(72)発明者	小林 春夫
月26日 社団法人電子情報通信学会主催の「第18回			群馬県桐生市相生町2-620-12 相
回路とシステム軽力	<b>井沢ワークショップ」において文書を</b>		生住宅1-202
もって発表		(72)発明者	市川 知成
			群馬県桐生市梅田1丁目235 サンライ
			71-103
			最終頁に続く

(54) 【発明の名称】バンドパスΔΣAD変調器及びデジタル無線受信機

(57)【特許請求の範囲】

【請求項1】

アナログバンドパスフィルタと、所定のサンプリング周波数 fsを有するサンプリング クロックを用いてAD変換するAD変換器と、上記サンプリング周波数 fsを有するサン プリングクロックを用いてDA変換するDA変換器とを備え、

入力されるアナログ入力信号から上記DA変換器からのアナログ信号を減算し、減算結果のアナログ信号を上記アナログバンドパスフィルタを介して上記AD変換器に出力し、 上記AD変換器からのデジタル信号を上記DA変換器に出力するとともに、バンドパス

AD 変調処理後のデジタル信号として出力するバンドパス AD 変調器において、 上記入力されるアナログ信号の最大入力周波数 finは実質的に上記サンプリング周波

数fsの3/4となるように設定され、

上記 D A 変換器は、入力されるデジタル入力信号の値に応じて互いに反転したアナログ 信号であって、時刻 k / (2 f s) (ここで、 k は整数である。)において振幅が実質的 にゼロでありかつ傾きが実質的にゼロであるアナログ信号に D A 変換して出力するように 構成されたことを特徴とするバンドパス A D 変調器。

【請求項2】

上記DA変換器から出力されるアナログ信号は、時刻k/(2fs)の近傍において、 当該近傍以外の時刻(当該アナログ信号の最大点及び最小点を除く。)に比較して小さい 傾きを有して変化することを特徴とする請求項1記載のバンドパス AD変調器。 【請求項3】

上記 D A 変換器は、入力されるデジタル入力信号の値に基づいて、所定の交流信号を上 記サンプリングクロックに応じてスイッチングしかつ所定のバイアス電圧を印加すること によりアナログ信号を発生することを特徴とする請求項1又は2記載のバンドパス A D 変調器。

【請求項4】

上記 D A 変換器はマルチビット D A 変換器であり、上記 A D 変換器はマルチビット A D 変換器であることを特徴とする請求項 1 乃至 3 のうちのいずれか 1 つに記載のバンドパス A D 変調器。

【請求項5】

上記アナログバンドパスフィルタは連続時間アナログバンドパスフィルタであることを <sup>10</sup> 特徴とする請求項1乃至3のうちのいずれか1つに記載のバンドパス AD変調器。

【請求項6】

受信信号を帯域通過フィルタにより帯域通過ろ波した後、バンドパス AD変調器に よりバンドパス AD変調処理を実行するデジタル無線受信機において、

上記バンドパス AD 変調器は、請求項1乃至5のうちのいずれか1つに記載のバンドパス AD 変調器であることを特徴とするデジタル無線受信機。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、例えば無線LANや携帯電話機等の受信機アナログフロントエンド部で高周 20 波狭帯域信号を高精度低消費電力でAD変換するためのバンドパス AD変調器と、そ れを用いたデジタル無線受信機に関する。

【背景技術】

【0002】

無線 LANや携帯電話機等の受信機アナログフロントエンド部で高周波狭帯域信号を高 精度低消費電力でAD変換するために、バンドパス AD変調器を用いることが検討さ れている(例えば、非特許文献1-6参照。)。

【 0 0 0 3 】

【特許文献1】特開2000-244323号公報。

【特許文献2】特開2002-100992号公報。

30

50

【非特許文献 1】F. Munoz et al., "A 4.7mW 89.5dB DR CT Complex ADC with Bu ilt-in LPF", ISSCC Digest of Technical Papers, Vol. 47, pp.500-501, February 20 05.

【非特許文献 2】R. Schreier et al., "A 10-300MHz IF-digitizing IC with 90-105-d B dynamic range and 15-333-kHz band width", IEEE Journal of Solid-State Circuit s, Vol.37, No.12, pp.1636-1644, December 2002.

【非特許文献3】T. Salo et al., "A Dual-Mode 80MHz Bandpass Modulator for a GSM/WCDMA IF-receiver", ISSCC Digest of Technical Papers, Vol.45, pp.218-219, February 2002.

【非特許文献 4】U. V. Kack et al., "Direct RF Sampling Continuous-Time Bandpass 40 A/D Converter Design for 3G Wireless Applications", Proceedings of IEEE I SCAS, pp.1-409-1-412, Vancouver, Canada, May 2004.

【非特許文献 5】P. Fontaine et al., "A Low-Noise Low-Voltage CT Modulator with Digital Compensation of Excess Loop Delay", ISSCC Digest of Technical Pape rs, Vol.47, pp.498-499, February 2004.

【非特許文献 6】H. San et al., "A noise-shaping algorithm of multi-bit DAC nonl inearities in complex bandpass AD modulators", IEICE Transactions on Funda mentals, Vol. E87-A, No. 4, pp.792-800, April 2004.

【非特許文献7】S. R. Norsworthy et al. (editors), "Delta-Sigma Data Converters , -Theory, Design and Simulation", IEEE Press, pp.244-245, 1997. 【非特許文献 8】S. Luschs et al., "Radio Frequency Digital-to-Analog Converter", IEEE Journal of Solid-State Circuits, Vol. 39, No. 9, pp.1462-1467, September 2004.

【非特許文献 9】H. Kobayashi et al., "Sampling Jitter and Finite Aperture Time Effects in Wideband Data Acquisition Systems", IEICE Transactions on Fundamenta Is, Vol. E85-A, No. 2, pp.335-346, February 2002.

【発明の開示】

【発明が解決しようとする課題】

[0004]

従来技術に係るベースバンドへの周波数変換回路を無くし、RF信号を直接AD変換し 10 アナログ最小、デジタルリッチな回路構成でのソフトウェア無線システムの実現が種々検 討されている(図1参照)。図1(a)の従来技術に係るデジタル無線受信機は、アンテ ナ1と、帯域通過フィルタ2と、低雑音増幅器3と、ベースバンドへの周波数変換部4と、1対のローパス AD変調器5a,5bと、デジタルシグナルプロセッサ(DSP) 6とを備えて構成される。なお、図1以降の図面において、AD変換器(アナログ/デジ タル変換器)をADCと省略して表示し、DA変換器(デジタル/アナログ変換器)をD ACと省略して表示する。

【 0 0 0 5 】

図1において、従来は高精度でAD変換可能なスイッチドキャパシタ回路を用いた離散 時間回路(図3)構成が多かったが、近年は低消費電力でより高速に動作する可能性があ るため内部に連続時間アナログフィルタを用いた連続時間回路(図4)構成が研究されて いる。しかしながら、この場合、内部AD変換器のクロックジッタの影響はノイズシェー プのため小さいが、内部DA変換器のジッタの影響によりAD変調器全体の精度劣化とな るという問題が生じる。

[0006]

本発明の目的は以上の問題点を解決し、従来技術に比較して構成が簡単であるデジタル 無線受信機を提供するために、高精度でバンドパス AD変調処理を行うことができる バンドパス AD変調器及びそれを用いたデジタル無線受信機を提供することにある。 【課題を解決するための手段】

[0007]

第1の発明に係るバンドパス AD変調器は、アナログバンドパスフィルタと、所定 のサンプリング周波数fsを有するサンプリングクロックを用いてAD変換するAD変換 器と、上記サンプリング周波数fsを有するサンプリングクロックを用いてDA変換する DA変換器とを備え、

入力されるアナログ入力信号から上記DA変換器からのアナログ信号を減算し、減算結 果のアナログ信号を上記アナログバンドパスフィルタを介して上記AD変換器に出力し、 上記AD変換器からのデジタル信号を上記DA変換器に出力するとともに、バンドパス

AD変調処理後のデジタル信号として出力するバンドパス AD変調器において、 上記入力されるアナログ信号の最大入力周波数finは実質的に上記サンプリング周波

数fsの3/4となるように設定され、

上記DA変換器は、入力されるデジタル入力信号の値に応じて互いに反転したアナログ 信号であって、時刻k/(2 f s)(ここで、kは整数である。)において振幅が実質的 にゼロでありかつ傾きが実質的にゼロであるアナログ信号にDA変換して出力するように 構成されたことを特徴とする。

[0008]

上記バンドパス AD 変調器において、上記DA 変換器から出力されるアナログ信号 は、時刻 k / (2 f s)の近傍において、当該近傍以外の時刻(当該アナログ信号の最大 点及び最小点を除く。)に比較して小さい傾きを有して変化することを特徴とする。 【0009】

また、上記バンドパス AD 変調器において、上記 DA 変換器は、入力されるデジタ <sup>50</sup>

ル入力信号の値に基づいて、所定の交流信号を上記サンプリングクロックに応じてスイッ チングしかつ所定のバイアス電圧を印加することによりアナログ信号を発生することを特 徴とする。

【0010】

さらに、上記バンドパス AD変調器において、上記DA変換器はマルチビットDA 変換器であり、上記AD変換器はマルチビットAD変換器であることを特徴とする。 【0011】

またさらに、上記バンドパス AD変調器において、上記アナログバンドパスフィル タは連続時間アナログバンドパスフィルタであることを特徴とする。

[0012]

10

20

30

40

第2の発明に係るデジタル無線受信機は、受信信号を帯域通過フィルタにより帯域通過 ろ波した後、バンドパス AD変調器によりバンドパス AD変調処理を実行するデ ジタル無線受信機において、

上記バンドパス AD 変調器は、上記記載のバンドパス AD 変調器であることを 特徴とする。

【発明の効果】

【0013】

従って、本発明に係るバンドパス AD変調器及びそれを用いたデジタル無線受信機 によれば、上記入力されるアナログ信号の最大入力周波数finは実質的に上記サンプリ ング周波数fsの3/4となるように設定され、上記DA変換器は、入力されるデジタル 入力信号の値に応じて互いに反転したアナログ信号であって、時刻k/(2fs)(cc で、kは整数である。)において振幅が実質的にゼロでありかつ傾きが実質的にゼロであ るアナログ信号にDA変換して出力するように構成されている。それ故、従来技術に比較 して、簡単な構成で高精度でAD変換することができ、しかも高周波信号を直接にAD変 換することができる。また、従来技術に比較してより高い周波数の入力信号を取り扱うこ とができ、しかも低消費電力で動作可能である。

【発明を実施するための最良の形態】

[0014]

以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形 態において、同様の構成要素については同一の符号を付している。

【0015】

実施形態における事前検討.

本 発明では、連続時間バンドパス AD 変調器の内部DA 変換器にジッタの影響が小 さいDA変換器を用いてサブサンプリングを行うことで、低消費電力、高精度で、高周波 RF信号を直接AD変換できる回路構成を提案する。特に、本実施形態においては、連続 AD変調器のメリットである「高周波信号を扱えること」をさらに伸ばし、その 時間 デメリットである「DA変換器のクロックジッタの影響大であること」を解決する構成に ついて以下に説明する。なお、本実施形態に係る連続時間バンドパス AD変調器は、 例えば、図1(b)のデジタル無線受信機のバンドパス AD 変調器 7 として用いるこ とができる。図1(b)において、アンテナ1により受信された受信信号は帯域通過フィ ルタ2aにより帯域通過ろ波された後、その狭帯域アナログ信号は低雑音増幅器3により 低雑音増幅され、本実施形態に係るバンドパス AD 変調器 7 に入力される。バンドパ ス AD変調器7は入力される狭帯域アナログ信号に対してバンドパス AD変調処 理を実行した後、処理後のデジタル信号をデジタルシグナルプロセッサ6に出力して復調 処理などの処理を行う。

**[**0016**]** 

従来技術に係る多くのバンドパス AD 変調器では、後段のデジタルフィルタの設計 のしやすさ等の理由から、そのサンプリングクロック周波数(以下、サンプリング周波数 という。)fsは入力信号帯域の中心周波数fcの4倍が用いられている(fs=4fc :ナイキストサンプリング)(例えば、非特許文献7参照。)。すなわち、従来技術の構

成では扱える入力帯域中心周波数は、内部AD変換器,DA変換器の動作可能なクロック 周波数(fs)の4分の1である(fc=(1/4)fs)。従って、高周波入力信号を 扱おうとすると、その変調器のクロック周波数が高くなり内部のAD変換器やDA変換器 が動作できなくなる。

[0017]

この問題点を克服するため、サンプリング周波数fsを入力信号の中心周波数fcの3 分の4にする「アナログサブサンプリング技術」が提案された(fc=(3/4)fs) 。そこでは、入力帯域の中心周波数fcはサンプリング周波数fsの4分の3になるので 同じクロック周波数で3倍の高い周波数の信号を扱うことができる(fc=(3/4)f s)。通常のナイキストサンプリングでは、0 f (1/2) fsを信号帯域として用 いるが、サブサンプリングでは、(1/2)fs f fsの範囲を信号帯域として用い る(図2及び図5-図6参照。)。

[0018]

離散時間回路を用いたバンドパス変調器において、この「サブサンプリング技術」を用 いたものは既にLSIとして実現され動作が確認されている。しかしながら、連続時間回 路を用いたバンドパス変調器でこの「サブサンプリング技術」を用いた例はほとんど報告 されていない(例えば、非特許文献4参照。)。

[0019]

次いで、サブサンプリング連続時間バンドパス AD変調器について以下に検討する 図7は、内部DA変換器に図12のNRZDA変換器21を使用してサブサンプリング 20 を行ったときの連続時間バンドパス AD変調器の出力パワースペクトラムを示す図で ある。また、図 8 は、内部 D A 変換器に図 1 2 の 2 5 % R T Z D A 変換器 2 3 を使用して サブサンプリングを行ったときの連続時間バンドパス AD変調器の出力パワースペク トラムを示す図である。さらに、図9は、内部DA変換器に図12のRFDA変換器22 を使用してサブサンプリングを行ったときの連続時間バンドパス AD変調器の出力パ ワースペクトラムを示す図である。またさらに、図10は図7乃至図9の各DA変換器2 1,22,23からの出力信号の波形例(1ビットDA変換器)を示す波形図である。こ こで、図10から明らかなように、NRZDA変換器21はアナログ信号としてNRZ( Non-Return-to-Zero)信号を出力するDA変換器であり、RFDA変 換器22はアナログ信号として、例えば、1サンプリング周期内で数周期の高周波余弦波 30 信号を出力するDA変換器であり、25%RTZDA変換器23はアナログ信号としてデ ューティ比又はパルス幅が25%であるRTZ(Return-to-Zero)信号を 出力するDA変換器である。

 $\begin{bmatrix} 0 & 0 & 2 & 0 \end{bmatrix}$ 

まず、内部DA変換器にNRZDA変換器21を使用した場合、連続時間バンドパス変 調器内部で出力信号がNRZの0次ホールドのDA変換器を用いてサブサンプリングを行 おうとしてもバンドパス変調器として動作しない。発明者らはこれをMATLAB(登録 商標)シミュレーション装置で確認した(図7参照。)。図7から明らかなように、NR ZDA 変換器 2.1 を用いた場合、周波数(3./4) fs 近傍でノイズシェープされていな いことが分かる。入力信号の振幅やフィルタ係数を変化させても発振してしまい動作させ ることはできない。これは、0次ホールドDA変換器のインパルス応答は利得が直流で最 大になってしまい、(3/4)fsの成分での劣化が大きいためである。なお、図7乃至 図9のシミュレーションでは、連続時間 AD変調器のループフィルタに1次の連続時 間バンドパスフィルタを用いた。

**[**0021**]** 

次いで、内部DA変換器にRTZDA変換器23を使用した場合について以下に説明す る。2004年にルーセント(Lucent)社から連続時間バンドパス変調器で出力信 号がRTZ信号である内部DA変換器を用いてサブサンプリングを行う方式が提案された (例えば、非特許文献4参照。)。MATLAB(登録商標)シミュレーションでも、内 部DA変換器にパルス幅25%のRTZDA変換器23を用いると、図8に示すように、

10

周波数(3/4)fs近傍で量子化雑音がノイズシェープされている。しかしながら、この方式では、RTZ出力DA変換器23へのサンプリングクロックのジッタによりAD変調器全体の精度が大きく劣化してしまう。すなわち、DA変換器出力をRTZ信号にすると、1サンプリング周期内にそのエッジが2つあるのでNRZDA変換器21の場合よりもクロックジッタの影響を受けてしまう(図10参照。)。

(6)

【0022】

さらに、内部DA変換器にRFDA変換器22を使用した場合について以下に説明する 。2004年にマサチューセッツ工科大学から狭帯域高周波信号を発生するために、RF DA 変換器 2 2 が提案された(例えば、非特許文献 8 参照。)。通常の DA 変換器は出力 信号が1サンプリング周期内で一定である0次ホールドであるが、RFDA変換器22は 1 サンプリング周期内で DA 変換器出力信号が数周期の余弦波を発生させる。 0 次ホール ドのDA変換器ではそのインパルス応答の周波数特性は直流で利得が最大になるが、RF DA変換器22のあるものは、直流成分はゼロで、(3/4)fsで利得を最大にするこ とができる。このRFDA変換器22を用いることで、サブサンプリング動作が可能とな る。発明者らはMATLAB(登録商標)によるシミュレーションにおいて、周波数(3 / 4) f s 近傍で量子化雑音がノイズシェープさることを確認した(図 9 参照。)。また 、通常のDA変換器ではサンプリングのタイミングでデータ値が不連続的に切り替わるが 、RFDA変換器22では出力信号が連続な余弦波であり、サンプリングタイミングでは そのスルーレートがゼロ(dDACout/dt=0)であるのでサンプリングクロック ジッタの影響が極めて小さい。なお、非特許文献8でのRFDA変換器はDA変換器単体 として用いることを記述しており、このRFDA変換器22を AD変調器に用いるこ とは記述されていない。

【0023】

第1の実施形態.

本発明者らは以上のことに着目し、このRFDA変換器22を、サブサンプリングを行う連続時間バンドパス AD変調器に用いることを提案する。図11は本発明の第1の 実施形態に係る連続時間バンドパス AD変調器の構成を示すブロック図である。 【0024】

図11において、本実施形態に係る連続時間バンドパス AD変調器は、減算器11 と、連続時間アナログバンドパスフィルタ12と、1ビットAD変換器13と、1ビット R F D A 変換器14と、サンプリングクロック発生器15とを備えて構成される。ここで 、サンプリングクロック発生器15は、サンプリング周波数fsを有するサンプリングク ロックCLKを発生して1ビットAD変換器13及び1ビットRFDA変換器14に供給 する。 f i n = (3 / 4) f s である最大入力周波数 f i n を有するアナログ入力信号は 減算器11に入力され、減算器11は入力されたアナログ入力信号から、1ビットRFD A変換器14からのアナログ信号を減算し、減算結果のアナログ信号を連続時間アナログ バンドパスフィルタ12に出力する。次いで、連続時間アナログバンドパスフィルタ12 は、入力されるアナログ信号に対して連続時間でアナログバンドパスのフィルタ処理を実 行した後、処理後のアナログ信号を1ビットAD変換器13に出力する。1ビットAD変 換器13は入力されるアナログ信号を1ビットのデジタル信号にAD変換した後、デジタ ル出力信号として出力するとともに、1ビットRFDA変換器14に出力する。1ビット R F D A 変換器 1 4 は入力される 1 ビットのデジタル信号をアナログ信号にDA 変換した 後、減算器11に出力する。以上のように構成することにより、連続時間バンドパス AD変調器を構成できる。

[0025]

本発明の実施形態に係る図11の連続時間バンドパス AD変調器は、その内部DA 変換器にRFDA変換器22を用いることで、次の特有の効果を有する。 (i)最大入力周波数は、内部AD変換器13やDA変換器14の動作可能なクロック周 波数の4分の3にすることができる。すなわち、従来の3倍の入力周波数を扱える。 (ii)DA変換器14へのサンプリングクロックのジッタのAD変調器全体の精度劣化 10

20



40

への影響が極めて少ない。また、連続時間 変調器を用いるので、離散時間方式に比べ次の効果を有する。すなわち、低消費電力であり、高いクロック周波数で動作可能であって、前段のアンチエリアジングフィルタを簡単化できる。

【0026】

次いで、RFDA変換器22の原理と動作について以下に説明する。図12(a)はデ ジタル入力信号が"1"であるときに、デジタル入力信号を各DA変換器21,22,2 3に入力したときの出力信号波形を示す図であり、図12(b)はデジタル入力信号が" 0"であるときに、デジタル入力信号を各DA変換器21,22,23に入力したときの 出力信号波形を示す図である。また、図10に図7乃至図9の各DA変換器21,22, 23からの出力信号の波形例(1ビットDA変換器)を示す。

【0027】

連続時間バンドパス A D 変調器内部で 1 ビット D A 変換器を用いる場合、サンプリング時刻 k では N R Z D A 変換器 2 1 の出力信号は次式のようになる( k は整数であり、 k = 0 , ± 1 , ± 2 , ± 3 , … )。

(4)

【0028】 (1)デジタル入力信号が"1"の場合: 【数1】

$$\mathbf{D}_{\text{out,NRZ}}(t) \equiv \mathbf{1}, \left(\frac{\mathbf{k}}{\mathbf{f}_{s}} \le t \le \frac{\mathbf{k}+1}{\mathbf{f}_{s}} \mathcal{O} \succeq \overset{*}{\Longrightarrow}\right) \qquad (1)$$

【 0 0 2 9 】 ( 2 )デジタル入力信号が" 0 "の場合: 【 数 2 】

.

$$\mathbf{D}_{\text{out,NRZ}}(t) \equiv -1, \left(\frac{k}{\mathbf{f}_{s}} \le t \le \frac{k+1}{\mathbf{f}_{s}} \mathcal{O} \succeq \stackrel{*}{\Longrightarrow}\right) \qquad (2)$$

【0030】
 一方、RFDA変換器22の出力信号は次式のようになる。
 【0031】
 (1)デジタル入力信号が"1"の場合:
 【数3】

$$D_{out,RF}(t) = A_2(t), \left(\frac{k+1/2}{f_s} \le t \le \frac{k+1}{f_s}\mathcal{O}\right) \ge \frac{k+1}{f_s}$$

【 0 0 3 2 】 ( 2 )デジタル入力信号が" 0 "の場合: 【数 5 】

$$\mathbf{D}_{\text{out,RF}}(t) = \mathbf{A}_{2}(t), \left(\frac{\mathbf{k}}{\mathbf{f}_{s}} \le t \le \frac{\mathbf{k} + 1/2}{\mathbf{f}_{s}} \mathcal{O} \ge \mathfrak{E}\right)$$
(5)

【数6】

$$D_{out,RF}(t) = A_{1}(t), \left(\frac{k+1/2}{f_{s}} \le t \le \frac{k+1}{f_{s}} \mathcal{O} \ge \mathfrak{E}\right)$$
(6)  
[0033]

ここで、

10

30

20

【数7】

$$A_{1}(t) = -\frac{1}{2}\cos\{2\pi(2f_{s})t\} + \frac{1}{2} \qquad (7)$$

【数8】

$$A_{2}(t) = \frac{1}{2} \cos\{2\pi(2f_{s})t\} - \frac{1}{2} \qquad (8)$$

【0034】

ここで、A<sub>1</sub>(t)は周波数2fsの余弦波をその最低レベルが0レベルとなるように
 より高いレベルにバイアスしてなる信号であり、A<sub>2</sub>(t)は周波数2fsの余弦波をその最高レベルが0レベルとなるようにより低いレベルにバイアスしてなる信号である。R
 FDA変換器22の動作は、デジタル入力信号が1のときは、図12のように<u>1/(2f</u>
 <u>s</u>)の時点で、信号A<sub>1</sub>(t)から信号A<sub>2</sub>(t)に切り替えた信号波形を出力する一方、デジタル入力信号が0のときは、<u>1/(2fs)</u>の時点で信号A<sub>2</sub>(t)から信号A<sub>1</sub>
 (t)に切り替えた信号波形を出力する。

【0035】

図13は、図11の1ビットRFDA変換器14の構成を示す回路図である。上記RF DA変換器22は差動ペアに、cos {2 (2fs)t}の交流信号を出力するテール 電流源に接続した比較的簡単な回路で実現できる。図13において、電流源I<u>。</u>から出力 される周波数foscの交流電流を、スイッチドライバ回路30からの制御信号により、 1対のスイッチング素子であるMOS電界効果トランジスタ(以下、MOSFETという 。)Q1,Q2を互いに交互にスイッチングすることにより、式(3)乃至式(6)に示 すアナログ信号(図10)Iout,/Ioutを発生して出力する。ここで、スイッチ ドライバ回路30からの1対の制御信号は各MOSFETQ1,Q2のゲートに印加され 、各MOSFETQ1,Q2のソースには電流源I<u>。</u>が接続され。各MOSFETQ1, Q2のソースは出力信号の出力端子となる。なお、スイッチドライバ回路30は、デジタ ルデータ信号に基づいて、交流周波数foscの交流電流に同期するサンプリング周波数 fsのサンプリングクロックに基づいて制御信号を発生して出力する。

図14は、図12の各DA変換器21,22,23の各利得周波数特性を示すスペクト ル図である。RFDA変換器22のインパルス応答のパワースペクトラムは、図12のよ うに、周波数(3/4)fs近傍で最大となり、直流成分はゼロとなる。図11の本実施 形態に係る回路構成では、この利得特性を利用して入力周波数(3/4)fsでサブサン プリングを実現する。また、整数k(k=0,±1,±2,±3,…)に対して次式の性 質がある。

【0037】

【数9】

$$A_{1}\left(\frac{k}{2f_{s}}\right) = 0 \qquad (9)$$

$$[ \ \pm 1 \ 0 \ ]$$

$$A_{2}\left(\frac{k}{2f_{s}}\right) = 0 \qquad (10)$$

[0038]

40

30

【数11】

$$\frac{\mathrm{dA}_{1}}{\mathrm{dt}} \left| \mathbf{t} = \left(\frac{\mathbf{k}}{2\mathbf{f}_{\mathrm{S}}}\right)^{=0} \qquad (11)$$

【数12】 

$$\frac{\mathrm{dA}_2}{\mathrm{dt}} \bigg|_{\mathbf{t} = \left(\frac{\mathbf{k}}{2\mathbf{f}_{\mathrm{s}}}\right)^{=0}} \qquad (12)$$

[0039]

ここで、出力値及び出力スルーレートがともにゼロ近傍のときに、サンプリングクロッ クの切り替えが行われるのでジッタの影響(例えば、非特許文献9参照。)は小さくなる と考えられる。

(9)

[0040]

以上の実施形態において、図13の1ビットRFDA変換器14においては、余弦波信 号をスイッチングしてアナログ信号を発生しているが、本発明はこれに限らず、少なくと も、式(9)乃至式(12)を満たすような連続値を有する信号であればよく、好ましく は、時刻t=k/(2fs)(kは整数である。)においてその信号と傾きはゼロであっ て、しかも当該時刻t=k/(2fs)近傍において緩やかに増大し又は減少する連続値 を有する信号である。

[0041]

以上の実施形態においては、図13において電流出力型の1ビットRFDA変換器14 を開示しているが、図15を参照して詳細後述するように、電圧出力型のRFDA変換器 であってもよい。

[0042]

第2の実施形態.

図15は本発明の第2の実施形態に係る差動型1ビットRFDA変換器14Aの構成を 30 示す回路図である。第2の実施形態は、第1の実施形態に比較して、差動型で電圧出力型 に変更して回路構成したことを特徴としている。図15において、入力端子T11,T1 2の前段に、マルチプレクサMUX1と2個のインバータINV1,INV2とからなる 入力信号処理回路を備え、さらに、入力端子T11,T12と、出力端子T21,T22 との間に、2対のスイッチング素子であるMOSFETQ1,Q2,Q11,Q12が接 続され、MOSFETQ1,Q2には電流源I 。」が接続され、MOSFETQ11,Q 12には電流源I<sub>s2</sub>が接続される。また、電圧出力型とするために、各MOSFETQ 1 , Q 2 , Q 1 1 , Q 1 2 の各ソースにはそれぞれ抵抗 R 1 1 , R 1 2 を介して電圧源 V 。」。に接続される。ここで、電流源Ⅰ、」,Ⅰ、2の各電流信号Ⅰ。、C+,Ⅰ。、C+ は次式で表される。 [0043]

「数1]

 $I_{o,s,c,+} = (1/2) [1 - cos \{2 (2 f s) t\} + D_{c}]$ 「数2]

I <u>o s c -</u> = - (1/2) [1 - c o s { 2 (2 f s ) t } + <sub>D c</sub> ]

[0044]

図15に示す回路構成において、ある第1の時刻で制御電圧信号V<sub>in+</sub>をハイレベル としかつ制御電圧信号 V ; 。 をローレベルとする一方、半周期後に第2の時刻で制御電 圧信号 V<sub>in</sub> をローレベルとしかつ制御電圧信号 V<sub>in</sub> をハイレベルとする。なお、 図16は図15のマルチプレクサMUX1の動作を示す各信号のタイミングチャートであ 10

20

り、当該DA変換器への入力信号Tnに基づいてマルチプレクサMUX1を制御すること により、サンプリングクロックCLKを図16のように処理して非反転出力信号Ζである V<u>in+</u>と、反転出力信号/ΖであるV<u>in-</u>とを発生してそれぞれ端子T11,T12 に出力している。

【0045】

図15の回路では、図17に示すように信号を入力して動作することにより、図17から明らかなように、差動型1ビットRFDA変換器14Aを構成できる。なお、図18は図15のシミュレーション結果を示す各電圧の信号波形を示す波形図であり、差動型1ビットRFDA変換器14Aが目的通りに動作していることがわかる。なお、図15の回路については、後述する3ビット又はマルチビットの差動型RFDA変換器に適用してもよい。

[0046]

以上のように構成された1ビット差動型RFDA変換器によれば、信号振幅を大きくとれるとともに、雑音に強く、常に電流を流すことができる。従って、コモンモード電圧の 雑音はきわめて少なくなり、また、歪みに強いという効果を有する。

【0047】

第3の実施形態.

図19は本発明の第3の実施形態に係るセグメント型3ビットRFDA変換器14Bの 回路構成概念図であり、図20は本発明の第3の実施形態に係るセグメント型3ビットR FDA変換器14Bの構成を示す回路図である。図19において、電圧源V<sub>dd</sub>から抵抗 R11又はR12を介して、さらに各スイッチ51-1乃至S51-N及び電流源I<u>s1</u> 乃至I<u>sN</u>を介して接地されており、抵抗R11又はR12と各スイッチ51-1乃至S 51-Nの一端との接続点がアナログ信号の出力端子T30となる。

【0048】

図19の回路を実際に構成した場合には、複数N個の電流源I<u>、</u>乃至I<u>、N</u>を1個の 電流源I<u>、</u>で置き換え、図20のように構成する。図20において、電圧源V<u>dd</u>は電流 源I<u>、</u>及びスイッチング素子であるMOSFETQ50を介して接地される。また、電圧 源V<u>dd</u>は抵抗R11を介して、各スイッチング素子であるMOSFETM1,M3,... ,M<u>(2N-1)</u>及びMOSFETQ51-1,Q51-2,...,Q51-(N/2)を 介して接地される。さらに、電圧源V<u>dd</u>は抵抗R12を介して、各スイッチング素子で あるMOSFETM2,M4,...,M<u>(2N)</u>及びMOSFETQ51-1,Q51-2 ,...,Q51-(N/2)を介して接地される。信号デコーダ及びスイッチドライバ回路 40は、入力されるデジタルバイナリデータ信号をサーモメータコードに変換した後、ス イッチング素子であるMOSFETM1,M2,M3,...,M<u>(2N)</u>のオン・オフを制 御する制御信号を発生してそれらのゲートに印加する。ここで、デジタルバイナリデータ 信号B2,B1,B0をサーモメータコードT7-T1に変換するときの変換テープルを 次に示す。

30

10

20

【0049】

[表1]

B 2 , B <u>1</u> , B <u>0</u> T 7 , T 6 , T 5 , T 4 , T 3 , T 2 , T 1

0	0	0	0	0	0	0	0	0	0
0	0	1	0	0	0	0	0	0	1
0	1	0	0	0	0	0	0	1	1
0	1	1	0	0	0	0	1	1	1
1	0	0	0	0	0	1	1	1	1
1	0	1	0	0	1	1	1	1	1
1	1	0	0	1	1	1	1	1	1
1	1	1	1	1	1	1	1	1	1

【0050】

スイッチング素子であるMOSFETM1,M2,M3,…,M<u>(2N)</u>からなる回路 は、7個の1ビットのRFDA変換器が並列に接続されていることと等価であり、上記変 換後のサーモメータコードなる制御信号に基づいてオン・オフされることにより、オンす るスイッチング素子が増大するにつれて電流量が増大してそれに比例した電圧が増大する 。このように得られたアナログ出力信号の電圧は図29及び図30に示すようにデジタル 入力信号に応答してアナログ出力信号が変化する。そして、当該セグメント型3ビットR FDA変換器14Bは各抵抗R11,R12の一端に接続された出力端子T31,T32 からDA変換後のアナログ信号を出力する。

(11)

【0051】

以上のように構成されたセグメント型3ビットRFDA変換器によれば、グリッチ雑音 を軽減でき、入出力間の単調性を確保できるという特有の効果を有する。 【0052】

上述の各実施形態においては、入力されるアナログ信号の最大入力周波数 f i n は実質 的に上記サンプリング周波数 f s の 3 / 4 となるように設定され、 D A 変換器 1 4 , 1 4 <u>A</u>は、入力されるデジタル入力信号の値に応じて互いに反転したアナログ信号であって、 時刻 k / (2 f s)において振幅が実質的にゼロでありかつ傾きが実質的にゼロであるア ナログ信号にD A 変換して出力するように構成されることを特徴としている。また、 D A 変換器 1 4 , 1 4 <u>A</u>から出力されるアナログ信号は、好ましくは、時刻 k / (2 f s)の 近傍において、当該近傍以外の時刻(当該アナログ信号の最大点及び最小点を除く。)に 比較して小さい傾きを有して変化する。ここで、 D A 変換器 1 <u>4</u> , 1 4 <u>A</u>は、好ましくは 、入力されるデジタル入力信号の値に基づいて、所定の交流信号を上記サンプリングクロ ックに応じてスイッチングしかつ所定のバイアス電圧を印加することによりアナログ信号 を発生する。さらに、好ましくは、 D A 変換器 1 4 <u>, 1 4 A</u>はマルチビットD A 変換器で あり、 A D 変換器 1 <u>3</u>はマルチビット A D 変換器であり、 これにより、 1 ビットに比較し 変換精度を向上できる。なお、以上の実施形態において、 アナログバンドパスフィルタは 連続時間アナログバンドパスフィルタ 1 2 であるが、本発明はこれに限らず、離散間隔を 十分に小さくすれば、離散時間アナログバンドパスフィルタで構成してもよい。

【実施例1】

【 0 0 5 3 】

本発明者らは、シミュレーションによる動作の確認をするために、上述の実施形態に係 る連続時間バンドパス AD変調器の有効性を確認するため、MATLAB(登録商標 )ツールを用いてシミュレーションを行った。

【0054】

図21は、第1の実施形態に係る実施例1のバンドパス AD変調器の構成を示すブロック図である。図21において、実施例1のバンドパス AD変調器は、図11の装置構成に比較して、連続時間アナログバンドパスフィルタ12を、2つのフィルタ12a、12cと、それらの間に挿入される減算器12bとからなる2次連続時間バンドパスフィルタにより構成したことを特徴としている。ここで、減算器11から出力されるアナログ信号は、伝達関数(b1s/(s<sup>2</sup> + c<sup>2</sup>))を有するフィルタ12aを介して減算器12bに出力され、減算器12bはフィルタ12aからのアナログ信号から1ビットRFDA変換器14からのアナログ信号を減算し、減算結果のアナログ信号を、伝達関数( b2s/(s<sup>2</sup> + c<sup>2</sup>))を有するフィルタ12cを介して1ビットAD変換器13に出力する。ここで、 cは入力アナログ信号の搬送波周波数である。

【0055】

実施例1では、図21の回路構成を有する連続時間バンドパス AD変調器の有効性 を確認するため、MATLAB(登録商標)ツールを用いてシミュレーションを行った。 図21の変調器では、内部DA変換器として1ビットRFDA変換器14を組み込み、ル ープフィルタとして中心周波数(3/4)fsの2次連続時間バンドパスフィルタを用い 10

20

30

、最大入力周波数 f i n (3 / 4) f s のアナログ信号を入力した。ループフィルタ1 2 a , 1 2 c の係数は次式のように設定した。なお、入力されるアナログ信号の最大入力 周波数 f i n はサンプリング周波数 f s の 3 / 4 に同一又は実質的に同一であるように設 定することが好ましい。

(12)

$$\begin{bmatrix} 0 & 0 & 5 & 6 \end{bmatrix} \\ \begin{bmatrix} 1 & 3 & 1 & 3 \\ \end{bmatrix} \\ \omega_{c} = 2\pi \left(\frac{3}{4}f_{s}\right)$$
(13)

【数14】

$$\mathbf{b}_1 = \frac{1.5}{30} \,\boldsymbol{\omega}_{\mathbf{c}} \qquad (14)$$

【数15】

$$\mathbf{b}_2 = \frac{5}{30}\omega_c \qquad (15)$$

【0057】

上記の係数の設定は、1ビットRFDA変換器14の出力振幅を1としたときに、フィルタ出力振幅が1近傍(すなわち、1又は実質的に1である)になるように設定した。 【0058】

図22は図21の内部DA変換器にRFDA変換器を用いたときの連続時間バンドパス AD変調器の出力パワースペクトラムを示す図であり、図23は図21の内部DA変 換器にRFDA変換器を用いたときの連続時間バンドパス AD変調器のオーバーサン プリングレート(OSR)に対するSNDRの特性を示す図である。図21の変調器の出 カパワースペクトラムは図22に示すようになり、量子化雑音が周波数(3/4)fsで ノイズシェープされている。信号電力に対する(雑音電力+歪み雑音電力)の比であるS NDRは図23のように、傾き15dB/octとなり、実施例1の回路構成がサブサン プリングを行う2次バンドパス AD変調器として動作することが確認できた。

【0059】

次いで、DA変換器におけるクロックジッタがバンドパス AD変調器の精度に与え る影響について、図24及び図25を参照して以下に説明する。図24は、図21の内部 DA変換器にRFDA変換器を用いたときのDA変換器のサンプリングクロックのジッタ による連続時間バンドパス AD変調器の出力パワースペクトラムを示す図であり、図 25は、図21の内部DA変換器に25%RTZDA変換器を用いたときのDA変換器の サンプリングクロックのジッタによる連続時間バンドパス AD変調器の出力パワース ペクトラムを示す図である。

【0060】

ここでは、内部DA変換器がRFDA変換器14であり、パルス幅25%のRTZDA 変換器23(例えば、非特許文献4参照。)のときに(図12)、DA変換器14のクロ ックに対してガウス分布でクロック周波数fsの±1%の範囲のクロックジッタを与えて シミュレーションを行った。このときの出力パワースペクトラムを図24及び図25に示 している。図24及び図25から明らかなように、25%RTZDA変換器23を用いた 場合には、ジッタの影響によりノイズフロアが大きく上昇しているが、RFDA変換器1 4を用いた場合にはほとんど変化が無いことが分かる。

【0061】

図26は、図21の内部DA変換器にRFDA変換器を用いたときのDA変換器のサン プリングクロックのジッタの有無に対する連続時間バンドパス AD変調器のオーバー サンプリングレート(OSR)に対するSNDRの変化を示すグラフであり、図27は、 図21の内部DA変換器に25%RTZDA変換器を用いたときのDA変換器のサンプリ 10

20

30

ングクロックのジッタの有無に対する連続時間バンドパス AD変調器のオーバーサン プリングレート(OSR)に対するSNDRの変化を示すグラフである。図26及び図2 7から明らかなように、25%RTZDA変換器23を用いた場合には、大きくSNDR が劣化しているのに対し、RFDA変換器14を用いたときには、劣化が改善されている ことが確認できた。

【実施例2】

[0062]

図28は第3の実施形態に係る実施例2のバンドパス AD変調器の構成を示すブロ ック図である。また、図29は図28の3ビットRFDA変換器14aに入力されるデジ タル入力信号の波形を示す波形図であり、図30は図28の3ビットRFDA変換器14 aから出力されるアナログ信号の波形を示す波形図である。

[0063]

実施例2では、図21の実施例1に比較して、図28に示すように、連続時間バンドパ AD変調器の内部DA変換器及びAD変換器としてそれぞれ、マルチビットDA変 ス 換器14a及びマルチビットAD変換器13aを用いることで、マルチビット連続時間バ AD変調器を構成している。ここで、実施例2では、マルチビットとして3 ンドパス ビットの例を例示している。マルチビットの回路構成ではより高精度なAD変換が実現で きる。

[0064]

20 3 ビット R F D A 変換器 1 4 a の入出力の関係は図 2 9 及び図 3 0 の通りである。この 3ビットRFDA変換器14aを内部DA変換器に用い、ループフィルタを、1ビットR FDA変換器を組み込んだ場合と同様に、RFDA変換器14aの最大出力振幅を1とし たときにフィルタ後の出力振幅が1に近くなるように設定した係数を有する中心周波数( 3/4) fsの2次連続時間バンドパスフィルタとして、最大入力周波数 fin (3/ 4) fsを有するアナログ信号を入力してシミュレーションを行った。なお、ループフィ ルタの係数はそれぞれ次式で表される。

[0065]【数16】

$$\omega_{\rm c} = 2\pi \left(\frac{3}{4} {\rm f}_{\rm S}\right) \qquad (16)$$

【数17】

$$\mathbf{b}_1 = \frac{3}{30}\,\boldsymbol{\omega}_{\mathbf{c}} \qquad (17)$$

【数18】

$$\mathbf{b_2} = \frac{18}{30}\omega_{\mathbf{c}} \qquad (18)$$

[0066]

図<br />
3 1 は<br />
図 2 8 の<br />
内部<br />
D A 変換<br />
器に<br />
1 ビット<br />
R F D A 変換<br />
器<br />
及び 3 ビット<br />
R F D A 変換<br />
器<br />
し<br />
い<br />
こ<br />
い<br />
に<br />
1 ビット<br />
R F D A 変換<br />
器<br />
し<br />
い<br />
い 器を用いたときの連続時間バンドパス AD変調器の出力スペクトラムを示す図であり 、 図 3 2 は図 2 8 の内部 D A 変換器に 1 ビット R F D A 変換器及び 3 ビット R F D A 変換 器を用いたときの連続時間バンドパス AD変調器のオーバーサンプリングレート(O SR)に対するSNDRの変化を示すグラフである。実施例2において、AD変換器及び D A 変換器部にそれぞれ 3 ビット A D 変換器 1 3 a 及び 3 ビット R F D A 変換器 1 4 a を 用いると、図31に示すように、1ビットの場合に比べてノイズフロアが下がり、図32 に示すように、 SNDRがオーバーサンプリングレート(OSR) = 2<sup>5</sup>でおよそ27d Bだけ向上する。ただし、マルチビット構成を用いる場合にはDA変換器出力の非線形性 によりAD変調器の全体の精度が大きく劣化するので(例えば、非特許文献6参照。)、

10

30

(14)

例えば、DWA(Data Weighted Averaging;データに対する重み付けの平均化)アルゴ リズム等を用いたミスマッチ軽減手法が必要となる。ここで、DWAアルゴリズムは、 AD変調器内部マルチビットDA変換器の非線形性をノイズシェープするため、内部D A変換器の前段にデジタル信号処理回路を設けてダイナミックエレメントマッチングを行

うものである(例えば、非特許文献6参照。)。

[0067]

以上説明したように、時間バンドパス AD変調器のDA変換器にRFDA変換器を 用いることでサブサンプリングを実現し、また連続時間変調器の欠点であるクロックジッ タの影響を軽減できることをシミュレーションで確認した。本発明の実施形態に係る連続 時間バンドパス AD変調器によれば、その内部DA変換器にRFDA変換器を用いる ことで、次の特有の効果を有する。

10

(i)最大入力周波数は、内部AD変換器やDA変換器の動作可能なクロック周波数の4 分の3にすることができる。すなわち、従来の3倍の入力周波数を扱える。

(ii) DA 変換器へのサンプリングクロックのジッタの AD 変調器全体の精度劣化への 変調器を用いるので、離散時間方式に比べ次の 影響が極めて少ない。また、連続時間 効果を有する。すなわち、低消費電力であり、高いクロック周波数で動作可能であって、 前段のアンチエリアジングフィルタを簡単化できる。

【産業上の利用可能性】

[0068]

20 以上詳述したように、本発明に係るバンドパス AD変調器及びそれを用いたデジタ ル無線受信機によれば、上記入力されるアナログ信号の最大入力周波数finは実質的に 上記サンプリング周波数fsの3/4となるように設定され、上記DA変換器は、入力さ れるデジタル入力信号の値に応じて互いに反転したアナログ信号であって、時刻k/(2 fs)において振幅が実質的にゼロでありかつ傾きが実質的にゼロであるアナログ信号に DA 変換して出力するように構成されている。それ故、従来技術に比較して、簡単な構成 で高精度でAD変換することができ、しかも高周波信号を直接にAD変換することができ る。また、従来技術に比較してより高い周波数の入力信号を取り扱うことができ、しかも 低消費電力で動作可能である。

【図面の簡単な説明】

[0069]

30

40

【図1】(a)従来技術に係るデジタル無線受信機の構成を示すブロック図であり、(b )は本発明の基本構成に係るデジタル無線受信機の構成を示すブロック図である。 【図2】本発明の実施形態に係るバンドパス AD変調器で取り扱う中心周波数を示す スペクトル図である。

【図3】従来技術に係る離散時間フィルタの回路構成を示す回路図である。

【図4】従来技術に係る連続時間フィルタの回路構成を示す回路図である。

AD変調器で用いるナイキストサンプリングの使 【図5】従来技術に係るバンドパス 用帯域を示すスペクトル図である。

【図6】従来技術に係るバンドパス AD変調器で用いるサブサンプリングの使用帯域 を示すスペクトル図である。

【図7】内部DA変換器に図12のNRZDA変換器21を使用してサブサンプリングを 行ったときの連続時間バンドパス AD変調器の出力パワースペクトラムを示す図であ る。

【図8】内部DA変換器に図12の25%RTZDA変換器23を使用してサブサンプリ ングを行ったときの連続時間バンドパス AD変調器の出力パワースペクトラムを示す 図である。

【図9】内部DA 変換器に図12のRFDA 変換器22を使用してサブサンプリングを行 ったときの連続時間バンドパス AD変調器の出力パワースペクトラムを示す図である

【図10】図7乃至図9の各DA変換器21,22,23からの出力信号の波形例(1ビ

ットDΑ変換器)を示す波形図である。

【図11】本発明の第1の実施形態に係る連続時間バンドパス AD変調器の構成を示 すブロック図である。

【図12】(a)はデジタル入力信号が "1 "であるときに、デジタル入力信号を各DA 変換器21,22,23に入力したときの出力信号波形を示す図であり、(b)はデジタ ル入力信号が "0 "であるときに、デジタル入力信号を各DA変換器21,22,23に 入力したときの出力信号波形を示す図である。

【図13】図11の1ビットRFDA変換器14の構成を示す回路図である。

【図14】図12の各DA変換器21,22,23の各利得周波数特性を示すスペクトル 図である。

10

【図15】本発明の第2の実施形態に係る差動型1ビットRFDA変換器14Aの構成を 示す回路図である。

【図16】図15のマルチプレクサMUX1の動作を示す各信号のタイミングチャートである。

【図17】図15の各電圧の信号波形を示す波形図である。

【図18】図15のシミュレーション結果を示す各電圧の信号波形を示す波形図である。 【図19】本発明の第3の実施形態に係るセグメント型3ビットRFDA変換器14Bの 回路構成概念図である。

【図20】本発明の第3の実施形態に係るセグメント型3ビットRFDA変換器14Bの 構成を示す回路図である。

20

【図21】第1の実施形態に係る実施例1のバンドパス AD変調器の構成を示すブロック図である。

【図22】図21の内部DA変換器にRFDA変換器を用いたときの連続時間バンドパス AD変調器の出力パワースペクトラムを示す図である。

【図23】図21の内部DA変換器にRFDA変換器を用いたときの連続時間バンドパス AD変調器のオーバーサンプリングレート(OSR)に対するSNDRの特性を示す 図である。

【図24】図21の内部DA変換器にRFDA変換器を用いたときのDA変換器のサンプ リングクロックのジッタによる連続時間バンドパス AD変調器の出力パワースペクト ラムを示す図である。

30

【図25】図21の内部DA変換器に25%RTZDA変換器を用いたときのDA変換器 のサンプリングクロックのジッタによる連続時間バンドパス AD変調器の出力パワー スペクトラムを示す図である。

【図26】図21の内部DA変換器にRFDA変換器を用いたときのDA変換器のサンプ リングクロックのジッタの有無に対する連続時間バンドパス AD変調器のオーバーサ ンプリングレート(OSR)に対するSNDRの変化を示すグラフである。

【図27】図21の内部DA変換器に25%RTZDA変換器を用いたときのDA変換器 のサンプリングクロックのジッタの有無に対する連続時間バンドパス AD変調器のオ ーバーサンプリングレート(OSR)に対するSNDRの変化を示すグラフである。

【図 2 8】第 3 の実施形態に係る実施例 2 のバンドパス A D 変調器の構成を示すブロ <sup>40</sup>ック図である。

【 図 2 9 】 図 2 8 の 3 ビット R F D A 変換器 1 4 <u>a</u> に入力されるデジタル入力信号の波形 を示す波形図である。

【図30】図28の3ビットRFDA変換器14<u>a</u>から出力されるアナログ信号の波形を 示す波形図である。

【図31】図28の内部DA変換器に1ビットRFDA変換器及び3ビットRFDA変換器を用いたときの連続時間バンドパス AD変調器の出力スペクトラムを示す図である

【 図 3 2 】 図 2 8の内部DA変換器に1ビットRFDA変換器及び3ビットRFDA変換 器を用いたときの連続時間バンドパス AD変調器のオーバーサンプリングレート(O <sup>5</sup>

SR)に対するSNDRの変化を示すグラフである。 【符号の説明】 [0070]1…アンテナ、 2 a...帯域通過フィルタ、 3...低雑音増幅器、 6…デジタルシグナルプロセッサ(DSP)、 7...バンドパス AD変調器、 11...減算器、 12…連続時間アナログバンドパスフィルタ、 12a, 12c...フィルタ、 1 2 b ... 減算器、 13…1ビットAD変換器、 13 a...3ビットAD変換器、 14…1ビットRFDA変換器、 14a...3ビットRFDA変換器、 15…サンプリングクロック発生器、 2 2 ... R F D A 変換器、 30...スイッチドライバ回路、 40…信号デコーダ及びスイッチドライバ回路、 INV1, INV2...インバータ、 M1乃至M2N,Q1,Q2,Q11,Q12,Q50,Q51-1乃至Q51-(N/ 2)…MOS電界効果トランジスタ(MOSFET)、 MUX1...マルチプレクサ、 R11,R12...抵抗、

T 1 1 , T 1 2 , T 2 1 , T 2 2 ... 端子。

10











【図4】



【図7】



【図5】

ナイキストサンプリングの使用帯域





サブサンプリングの使用帯域





0.7

サンプリング周波数 fs --->

0.6

0.8



0.5



0.9



(18)



【図11】

第1の実施形態

連続時間バンドパス∆∑AD変調器



【図12】

(a) デジタル入力信号が"1"のとき



第1の実施形態

1EVFRFDAC 14



【図14】











【図18】





【図19】







【図21】











【図28】



【図29】



【図30】







【図32】



フロントページの続き

(72)発明者 益子 耕一郎 兵庫県宝塚市武庫川町5-36-1202

審查官 渡辺 未央子

(56)参考文献 特開2006-013705(JP,A)

特表2003-534679(JP,A)

特開2002-344321(JP,A)

Susan Luschas et al., Radio Frequency Digital-to-Analog Converter, IEEE Journal of Sol id-State Circuits, IEEE, 2004年 9月, Vol.39, No.9, pp.1462-1467 Masafumi Uemori et al., High-Speed Continuous-Time Subsampling Bandpass AD Modulat or Architecture Employing Radio Frequency DAC, IEICE Transactions on Fundamentals of E lectronics, Communications and Computer Sciences, IEICE, 2006年 4月, Vol.E89-A, No.4, pp.916-923

(58)調査した分野(Int.Cl., DB名)

H 0 3 M	3/02
H 0 3 M	1/08