半導体デバイス3次元TCADシステムのご紹介セミナー

高信頼性・低特性オン抵抗30-50Vデュアル RESURF LDMOSトランジスタ ーアドバンスソフト社3次元デバイス・シミュレータ Advance/DESSERT(β版)使用事例一



2016年7月28日(木) トスラブ山王(山王健保会館)

概要1

- はじめに
 - 高信頼性・低特性オン抵抗LDMOSの必要性
- 30-50VデュアルRESURF LDMOS(1)(高信頼性基本構造)

(電気学会電子デバイス・半導体電力変換合同研究会, EDD-15-066,SPC-15-148, (2015年10月) で発表)

- ・ 従来型と高信頼性型LDMOSの構造
- シミュレーション結果
 - 従来型と高信頼性型で電気特性比較(I_{DS}-V_{GS}、I_{DS}-V_{DS}、R_{on}A、BV_{DS})
- 解析
 - 真性MOSFETのドレイン電圧(V_{DS.int})とLDMOSのドレイン電圧(V_{DS})の関係
 - 横(x)方向の最大電子速度のV_{DS}依存性(at V_{GS}=3V and 5V)
 - 正孔電流密度と電界の形状(at V_{GS}=3V and 5V)
 - ブレークダウン発生箇所
- まとめ



30-50VデュアルRESURF LDMOS(2)(高信頼性・低特性オン抵抗化)

(第63回応用物理学会春季学術講演会, 20a-S422-11 (2016)で発表)(電気学会 東京支部 群馬・栃木支所合同研究発表会, ETT-16-42 (2016)で発表)

- 従来型、高信頼性型、高信頼性・低特性オン抵抗型 LDMOS構造
- シミュレーション結果
 - 電気特性比較(I_{DS}-V_{DS}、I_{DS}-V_{GS}、R_{on}A、BV_{DS})
- 解析
 - 正孔電流密度と電界形状
 - オン抵抗解析(累積オン抵抗とオン抵抗成分)
 - ブレークダウン発生箇所
 - 特性オン抵抗-耐圧特性
 - スイッチング損失と全パワー損失密度
- まとめ

高信頼性・低特性オン抵抗LDMOSの必要性

- 高信頼性LDMOSの必要性
 - 信頼性:民生用LDMOS<車載用LDMOS
 - 車載用では民生用よりホットキャリア耐性とESD耐性を強化
- 高信頼性LDMOSの考え方
 - ホットキャリア耐性の強化
 - 真性MOSFETのドレイン近傍でのインパクト・イオン化の抑制
 - Kirk効果によるドレイン電流増大(Drain Current Expansion)の抑制
 - ESD 耐性の強化(LDMOSをESD素子として兼用する場合)
 - バルク・ブレークダウンの発生
- 低特性オン抵抗LDMOSの必要性
 - 低消費電力化
 - コストダウン
- 高信頼性を維持して低特性オン抵抗化
 - ドリフト領域の低抵抗化
 - ソース領域の低抵抗化

LDMOSの異常I_{DS}-V_{DS}特性: Kirk効果によるドレイン電流増大(Drain Current Expansion)



コレクタ電流増大による電界分布の変化



コレクタ電流密度 J_c : 小 a \Rightarrow b \Rightarrow c \Rightarrow d \Rightarrow e 大

LDMOSドリフト層内でのインパクト・イオン化による 電子・正孔対発生と寄生バイポーラ・トランジスタ形成



(寄生バイポーラ・トランジスタのエミッタ電圧>0.8V)

デュアルRESURF LDMOS(1)(高信頼性基本構造)



- (3) V_T adjustment⇒ V_T 調整と電流増大の抑制
- (4) n-drift 2 ⇒ 低 RonA と電流増大の抑制

- (7) ドレインn⁺下のp-buried layer 2の開口
 - ⇒ 電流増大の抑制と適度なBVdsの維持

P-buried layer 1と2 ⇒ デュアルRESURF構造形成

シミュレーションによるLDMOSの構造



(注)アドバンスソフト社の3次元デバイス・シミュレータ Advance/DESSERT (β 版)を2次元で使用

従来型と高信頼性型LDMOSのIDS-VGS 特性の比較



DIBL(Drain Induced Barrier Lowering): 従来型LDMOS>高信頼性型LDMOS

従来型と高信頼性型LDMOSのIDS-VDS特性の比較



従来型 LDMOS

高信頼性型LDMOS

従来型LDMOSで Current Expansion 発生、高信頼性型LDMOSではその発生は無し

従来型と高信頼性型LDMOSのR_{on}A and BV_{DS}の比較



真性MOSFET のドレイン電圧(V_{DS,int}) vs. LDMOSのドレイン電圧(V_{DS})



V_{DS.int}:ドレイン側ゲート端表面での電子の擬フェルミ電位で定義

(1) V_{GS}=3, 4V と V_{GS}=5, 6V で異なる特性

(2) V_{DS,int}の飽和特性がDIBLに影響

従来型と高信頼性型LDMOSの表面に沿った(x方向) 最大電子速度の比較 at V_{GS}=3 and 5V



 I_{DS} - V_{DS} の飽和特性(V_{GS} =3V)⇒従来型も高信頼性型もチャネル領域の飽和特性に依存($V_{DS,int}$ が高いことに対応) I_{DS} - V_{DS} の飽和特性(V_{GS} =5V)⇒従来型も高信頼性型もドリフト領域の飽和特性に依存($V_{DS,int}$ が低いことに対応) (従来型のA領域: current expansion 後の飽和特性に寄与⇒真性MOSFETのインパクトイオン化増加)

従来型と高信頼性型LDMOSの正孔電流密度と電界形 状の比較 at V_{GS}=5V



従来型と高信頼性型LDMOSの正孔電流密度形状の 深さ(y)依存性の比較 at V_{DS}=40V and V_{GS}=5V



従来型LDMOS

高信頼性型LDMOS

チャネル側ドリフト端近傍でのy=0nmにおける正孔電流密度(矢印箇所) ⇒ 高信頼性型/従来型LDMOS=1/16

従来型と高信頼性型LDMOSの正孔電流密度と電界形 状の比較 at V_{GS}=3V



従来型と高信頼性型LDMOSの正孔電流密度形状の 深さ(y)依存性の比較 at V_{DS}=40V and V_{GS}=3V



チャネル側ドリフト端近傍でのy=0nmにおける正孔電流密度(矢印箇所) ⇒ 高信頼性型/従来型LDMOS=1/19

ブレークダウン発生時の正孔電流密度分布の比較



従来型LDMOS

高信頼性型LDMOS

従来型も高信頼性型LDMOSもバルク・ブレークダウンを発生

従来型と高信頼性型LDMOSのブレークダウン時にお ける電子の擬フェルミ電位と電界形状の比較



従来型LDMOS

高信頼性型LDMOS

RESURFのレベル: 従来型LDMOS<高信頼性型LDMOS

従来型と高信頼性型LDMOSでV_{DS,int} –V_{DS} の比較 at V_{GS}=0V



ブレークダウン時にゲート酸化膜(12nm)に掛かる電界: 2.3MV/cm(従来型LDMOS)、1.6MV/cm(高信頼性型LDMOS)≪酸化膜破壊電界(約10MV/cm)

従来型と高信頼性型LDMOS特性のまとめ

項目	従来型	高信頼性型	
真性MOSFETドレイン側ゲート端近傍における インパクト・イオン化による正孔電流密度	高	低	
真性MOSFETのドレイン端近傍における ドリフト領域内の電界の大きさ	高	低	
ブレークダウンの箇所	バルク	バルク	
ドレイン電流増大 (Current Expansion)	有り	無し	
$V_{DS,int}$ (V) at BV_{DS}	2.79	1.93	
BV _{DS} (V)	68	61	
$R_{on}A (m\Omega mm^2)$	68.7	69.3	
$V_{\rm T}(V)$ at $I_{\rm DS}=1 \times 10^{-8} {\rm A}$	2.4	2.1	

(1) 信頼性(ホットキャリア耐性):高信頼性型LDMOS≫従来型LDMOS

(2) ESD耐性: 高信頼性型LDMOS = 従来型LDMOS(良い)

(3)特性オン抵抗:高信頼性型LDMOS≒従来型LDMOS(高い)

デュアルRESURF LDMOS(2)(高信頼性・低特性オン抵抗化)



I_{DS}-V_{DS}特性の比較



I_{DS}-V_{DS}特性の比較(線形領域)

(1) 従来型でのみ電流増大 (Current Expansion) が発生 (2) R_{on}A (mΩ mm²) =68.7(従来型), 69.3(高信頼性型), and 44.8 (新型)

新型LDMOSのI_{DS}-V_{DS} and I_{DS}-V_{GS} 特性



(1) 新型LDMOS ⇒ V_{GS}=6VでもCurrent Expansionの発生なし

(2) Vt (at I_{DS}=1×10⁻⁸A, V_{DS}=0.1V) =2.08V (新型LDMOS), cf. 2.11V (高信頼性型LDMOS)
 (3) Vt (at I_{DS}=1×10⁻⁸A, V_{DS}=40V) =2.02V (新型LDMOS) ⇒ 新型LDMOSの DIBL は小さい

ブレークダウン特性の比較



BV_{DS}=67.9V(従来型 LDMOS) BV_{DS}=61.2V(高信頼性型LDMOS) BV_{DS}=60.3V(新型LDMOS)

 BV_{DS} : V_{DS} at I_{DS} =1 × 10⁻¹³A under V_{GS} =0V.

BV_{DS}は新型LDMOSで最も低いが、 50V動作には十分

正孔電流密度と電界形状の比較



正孔電流密度の比較 V_{DS}=40V, V_{GS}=5V at y=0 nm

電界形状の比較 V_{DS}=40V, V_{GS}=5V at y=15 nm

- (1) 正孔電流密度:新型、高信頼性型LDMOS≪従来型LDMOS(ドリフト層端)
- (2) 正孔電流密度:新型LDMOSは x=1900 nmでピークを持つが、ゲート側ドリフト端では高信頼性型LDMOSと同程度
- (3) 電界の大きさ:従来型と高信頼性型LDMOSは、ドレイン側ドリフト端でピークを持つが、新型LDMOSはそれを持たない

新型LDMOSの電子電流密度と正孔電流密度分布



(1) 電子電流はドリフト領域内の深い領域を流れる

(2) 正孔電流密度の高い領域が2箇所(AとB)ある

新型LDMOSの正孔電流密度、電子電流密度、電界形状 (y=10nmにおけるx方向カットライン)



正孔電流密度と電子電流密度形状

電子電流密度と電界形状

B領域で発生した正孔電流のA領域への流れ込みとA領域で発生した正孔電流がピークを発生させる

新型LDMOSの正孔電流密度、電子電流密度、電界形状 (y=100nmにおけるx方向カットライン)



正孔電流密度と電子電流密度形状

電子電流密度と電界形状

B領域の高い電界と電子電流密度が正孔電流密度のピークを発生させる

オン抵抗分析



特性累積オン抵抗の比較

特性オン抵抗成分

領域	従来型	従来型 LDMOS		高信頼性型 LDMOS		新型 LDMOS	
ソ ー ス n−(Ω)	1,640	3%	2,761	5%	1,661	4%	
チャネル(Ω)	8,214	14%	10,366	18%	10,397	26%	
ドリフト (Ω)	47,420	83%	44,610	77%	28,015	70%	
計(Ω)	57,274	100%	57,737	100%	40,074	100%	

新型LDMOSのドリフト抵抗は最も低い

ブレークダウン発生時の正孔電流密度分布(新型LDMOS)



ブレークダウン発生時の正孔電流密度分布

特性オン抵抗-耐圧特性



Ref[1]:S.Pendharkar "7 to 30V state-of-art power device implementation in 0.25µm LBC7 BiCMOS-DMOS process technology" Proc. Of ISPSD, p419-422, 2004. (Texas Instruments(米))

Ref[2]:R.Zhu, "Implementation of high-side, "high-voltage RESURF LDMOS in a sub-half micron smart power technology", ISPSD, p403-406, 2001. (Motorola (米))

Ref[3.4]:Choul-Joo Ko, et al., "Implementation of Fully Isolated Low Vgs nLDMOS with Low Specific On-resistance," ISPSD, pp. 24-27 (2011). (Dongbu Hitek(韓国))

ターンオン過渡解析回路と全パワー損失



ターンオン過渡解析回路

全パワー損失
$$P_{D,total} = (W_{GDr} + W_{SW,turn-on} + W_{SW,turn-off})f + DP_{ON}$$

$$\approx (W_{GDr} + 2W_{SW,turn-on})f + DP_{ON}$$
f: 周波数 D: デューティ比

$$W_{GDr}$$
: 1周期当たりのゲート駆動損失⇒ $W_{GDr} = 2 \left(\int_{turn-on \ period} v_{gs} i_{gs} dt \right)$

$$W_{SW,turn-on}$$
: ターンオン期間のスイッチング損失⇒ $W_{SW,turn-on} = \int_{turn-on \ period} v_{ds} i_{ds} dt$

$$W_{SW,turn-off}$$
: ターンオフ期間のスイッチング損失⇒ $W_{SW,turn-off} = \int\limits_{turn-off} v_{ds} i_{ds} dt$

P_{ON}: 導通時のパワー損失⇒ *P_{ON}* = *I_{DS}V_{DS}*

 I_{DS} , V_{DS} : DC component

高信頼性型LDMOSのターンオン特性



V_{gs}-timeとI_{gs}-time特性

V_{DS}-timeとI_{DS}-time特性

新型LDMOSのターンオン特性



全パワー損失密度の比較



I_{DS}(on-state)=7.1 A/mm² 新型LDMOS I_{DS}(on-state)=6.6 A/mm² 高信頼性型LDMOS スイッチング損失のFOM (R_{on} ・ Q_{g})

 $R_{on} \cdot Q_{g} = 141 \text{ m}\Omega \cdot \text{nC}$ 新型LDMOS

 $R_{on} \cdot Q_g = 104 \text{ m}\Omega \cdot nC$ 高信頼性型LDMOS

全パワー損失密度

D = 0.1

f<1.5MHz ⇒ 新型LDMOS<高信頼性型LDMOS D≧0.5

f<9MHz ⇒ 新型LDMOS<高信頼性型LDMOS

全パワー損失密度 ⇒ 新型LDMOS<高信頼性型LDMOS (DC-DCコンバータの実用的なスイッチング周波数範囲)

まとめ

項目	従来型	高信頼性型	新型
ドレイン電流増大 (Current Expansion)	有り	無し	無し
R _{on} A (mΩmm²)	68.7	69.3	44.8
BV _{DS} (V)	68	61	60
ブレークダウンの箇所	バルク	バルク	バルク
真性MOSFETのドレイン側ゲート端周りでの インパクト・イオン化による正孔電流密度	高	低	低
真性MOSFETのドレイン端周りの ドリフト領域内の電界の大きさ	中	低	一 (インパクトイオン化への影響小)
FOM(=R _{ON} Q _g) (mΩnC)		104	141
全パワー損失密度		実用スイッチング周波 数範囲で大きい	実用スイッチング周波 数範囲で <mark>小さい</mark>

新型LDMOSの特性

⇒ 高信頼性(高ホットキャリア耐性)、低特性オン抵抗(最先端レベル)、高ESD耐性(バルク・ブレークダウン)、 低全パワー損失密度(DC-DCコンバータの実用スイッチング周波数範囲)



本研究を進めるにあたり、3D TCADを貸して頂いたアドバンスソフト株式 会社様に深く感謝を申し上げます。

この3D TCADは、国立研究開発法人科学技術振興機構A-STEPプログラムの助成を受けてアドバンスソフト株式会社様で開発されました。