集積回路リテラシー研究会

2017/10/2

# 微小電流測定のための 冗長逐次比較近似AD変換アルゴルズム

新井宏崇 荒船拓也 澁谷将平 小林佑太朗 浅見幸司 小林春夫

#### 群馬大学大学院 理工学府 電子情報・数理教育プログラム 小林研究室 博士前期課程1年 新井 宏崇

### 研究目的

#### 逐次比較近似AD変換器(SAR ADC)使用 微小電流源の測定



## 研究目的



## OUTLINE

- 微小電流源の問題点
- バイナリ型逐次比較近似AD変換器
- 時間冗長システムを持つSAR ADC
- フィボナッチ数列を用いた冗長性の設計
- フィボナッチ数列重み付けSAR ADCの新発見
- まとめ

## OUTLINE

- 微小電流源の問題点
- バイナリ型逐次比較近似AD変換器
- 時間冗長システムを持つSAR ADC
- フィボナッチ数列を用いた冗長性の設計
- ・フィボナッチ数列重み付けSAR ADCの新発見
- まとめ

### 微小電流源測定の問題点

#### SAR ADC使用を考える



解決策



## OUTLINE

- 微小電流源の問題点
- バイナリ型逐次比較近似AD変換器
- 時間冗長システムを持つSAR ADC
- フィボナッチ数列を用いた冗長性の設計
- ・フィボナッチ数列重み付けSAR ADCの新発見
- まとめ

## 逐次比較近似ADC(SAR ADC)



SAR: Successive Approximation Register

















## OUTLINE

- 微小電流源の問題点
- バイナリ型逐次比較近似AD変換器
- 時間冗長システムを持つSAR ADC
- フィボナッチ数列を用いた冗長性の設計
- ・フィボナッチ数列重み付けSAR ADCの新発見
- まとめ

### 冗長性と誤差補正



正常動作





### 冗長設計による判定補正



## S&H回路の出力整定時間の影響



#### 冗長探索SAR ADCの速度

前半の比較条件を緩和し、速度の上昇後半の比較条件を強化し、誤判定を補正

二進探索(完全整定)		5bit逐次比較方式ADC		
Step1	Step2	Step3	Step4	step5

AD変換時間



各stepが短縮され、結果速度が上昇する

## OUTLINE

- 微小電流源の問題点
- バイナリ型逐次比較近似AD変換器
- ・ 時間冗長システムを持つSAR ADC
- フィボナッチ数列を用いた冗長性の設計
- ・フィボナッチ数列重み付けSAR ADCの新発見
- まとめ

フィボナッチ数列とは?

フィボナッチ数列  

$$F_0 = 0$$
  
 $F_1 = 1$   
 $F_{n+2} = F_n + F_{n+1}$ 



Leonardo Fibonacci (伊:1170~1250年頃)

初項から計算していくと...

0, 1, 1, 2, 3, 5, 8, 13, 21, 34, 55, 89, 144, 233...

隣り合う2項の比率を考えると...

$$\lim_{n \to \infty} \frac{F_n}{F_{n-1}} = 1.618033988749895 = \varphi$$





#### フィボナッチ数列の利用



#### フィボナッチ数列重み付けSAR ADC



## OUTLINE

- 微小電流源の問題点
- バイナリ型逐次比較近似AD変換器
- 時間冗長システムを持つSAR ADC
- フィボナッチ数列を用いた冗長性の設計
- ・フィボナッチ数列重み付けSAR ADCの新発見
- まとめ

#### 証明内容

#### Sample & Hold回路の整定時間を考慮

#### 測定時間

#### バイナリ型SAR ADC > フィボナッチ型SAR ADC

シミュレーション条件(1/2)

- 入力信号:微少電流源⇒電圧源
- ・S&H回路の整定時間を考慮



シミュレーション条件(2/2)



シミュレーション方法(1/3)

ワーストケースからクロック生成(例:5bit)



シミュレーション方法(2/3)



バイナリorフィボナッチクロック

シミュレーション方法(3/3)

#### 判定誤りが発生した場合

#### バイナリ型(冗長性無) :測定ミス

# フィボナッチ型(冗長性有):後段で補正 して 正常動作

## 判定例 (1/3)



判定例 (2/3)



判定例 (3/3)



シミュレーション結果

#### Bit数を変化させたときの測定時間



## OUTLINE

- 微小電流源の問題点
- バイナリ型逐次比較近似AD変換器
- 時間冗長システムを持つSAR ADC
- フィボナッチ数列を用いた冗長性の設計
- ・フィボナッチ数列重み付けSAR ADCの新発見
- まとめ

まとめ

SAR ADC使用 微少電流源測定 Sample & Hold回路の遅延を考慮

- バイナリ型(冗長性:無) :完全整定
- フィボナッチ型(冗長性:有):不完全整定
   各step 測定時間短縮





バイナリ型SAR ADC > フィボナッチ型SAR ADC

#### Q&A

- Weightがフィボナッチでないところがあったが
  - 最初のWeightがフィボナッチでないのは初期電荷を考慮したためである
- Weightの比率の変化は測定に問題があるか
   特にない