#### 電気学会 電子デバイス/半導体電力変換 合同研究会

### 低スイッチング損失、広SOAかつ低特性 オン抵抗の40VLDMOSトランジスタ

#### 松田順一、小島潤也、築地伸和、神山雅貴、小林春夫 群馬大学

場所: 鹿児島大学 稲盛会館 開催日: 2016年11月21日(火)

1



- ・はじめに
- 従来型と提案型のLDMOSトランジスタ構造
- シミュレーション結果
  - I<sub>DS</sub>-V<sub>GS</sub>特性、I<sub>DS</sub>-V<sub>DS</sub>特性、特性オン抵抗、ブレークダウン特性
  - スイッチング特性を含むデバイス性能(FOM)
- ●解析
  - ・ドレイン電流増大の成分(広SOAの要因)
  - ホットキャリア耐性
- まとめ

## はじめに

目的 車載向けに(1)低スイッチング損失、(2)広SOA、(3)高信頼性(高ホットキャリア 耐性)、かつ(4)低特性オン抵抗を持つ40V LDMOSトランジスタを開発

■従来:デュアルRESURFドリフト構造(フィールド・プレートをゲートに接続)⇒0.35µm CMOSプロセスベース

「・高V<sub>GS</sub>かつ高V<sub>DS</sub>で発生するドレイン電流増大(Current Expansion:CE)抑制 ⇒ 広SOA

- 利点 ・ホットキャリア耐性向上
- 欠点 ・スイッチング損失大
- ■提案:デュアルRESURFドリフト構造(フィールド・プレートを接地)⇒0.18µm CMOSプロセスベース

従来の利点を保持し、欠点を改善(ミラー容量の低減)

■シミュレーションにより検討

アドバンスソフト社 3D デバイスシミュレータ Advance/DESSERT(サンプル版)を使用

# 従来型と提案型LDMOSトランジスタ断面



# 提案型LDMOSトランジスタ構造

■p型埋込層(デュアルRESURF構造)

・PBL1⇒ゲート側ドリフト端のRESURF強化(高ホットキャリア耐性)、CE抑制

・PBL2⇒ドリフト層全体のRESURFに有効

・ドレイン下のPBL2開口⇒ブレークダウン電圧低下防止

■n型ドリフト層(3層構造)

・NBL1(深い領域)⇒ドリフトの基本層

・NBL2(浅い領域)⇒CE抑制、特性オン抵抗低下

・NBL3(浅い領域:ゲート側ドリフト端領域除く)⇒CE抑制を強化(広SOA)、特性オン抵抗より低下

■フィールド・プレート

・接地⇒ミラー容量低減(スイッチング損失低減)、RESURF補助

I<sub>DS</sub>-V<sub>GS</sub>特性



I<sub>DS</sub>-V<sub>GS</sub>特性(1セル分)

1セル面積 ⇒ 3.555 µm × 0.3 µm = 1.0665 µm<sup>2</sup>

#### ■しきい値電圧

外挿 Vt (at V<sub>DS</sub> = 0.1 V) = 1.05 V

Vt (at  $I_{DS}$  = 0.1  $\mu$ A and  $V_{DS}$  = 0.1 V) =1.026 V

■V<sub>DS</sub>増加によるしきい値電圧低下(at I<sub>DS</sub>= 0.1 µA) ΔVt (V<sub>DS</sub> = 0.1V → 40 V) = 0.104 V ΔVt (V<sub>DS</sub> = 0.1V → 60 V) = 0.226 V

⇒ V<sub>DS</sub> = 60 V でもリーク電流を低く抑制

I<sub>DS</sub>-V<sub>DS</sub>特性



I<sub>DS</sub>-V<sub>DS</sub>特性(1セル分)

■電流増大(CE)のない領域(SOA領域)
V<sub>DS</sub> ≤ 40V at V<sub>GS</sub> = 4V(V<sub>GS</sub>最大定格電圧)
V<sub>DS</sub> ≤ 45V at V<sub>GS</sub> = 3.3V(V<sub>GS</sub>動作電圧)
⇒40V動作に対し広SOA確保
■特性オン抵抗

 $R_{on}A = 40.9 \text{ m}\Omega \cdot \text{mm}^2$  at  $V_{GS} = 3.3 \text{V}$ 

ブレークダウン特性



ブレークダウン時の電界分布



# 特性オン抵抗対ブレークダウン電圧特性



■提案型LDMOSトランジスタのR<sub>on</sub>A-BV<sub>DS</sub>特性 ⇒UMC社(ISPSD 2017で発表)と同等レベル (先端レベル)

(但し、提案型LDMOSトランジスタのシミュレーションでは 配線抵抗とコンタクト抵抗は考慮されていない)

特性オン抵抗 R<sub>on</sub>A 対ブレークダウン電圧 BV<sub>DS</sub> 特性





ゲートの電圧と電流のターンオン特性

■単位面積当たりのゲート電荷 Qg/A = 1.22 nC/mm<sup>2</sup>

FOM(=  $R_{on}A \cdot Q_g/A$ ) = 48.2 m $\Omega \cdot nC$ 

⇒従来型デュアルRESURF LDMOSトランジスタのFOM(=141 mΩ·nC)のおよそ1/3

ターンオン解析に用いた回路

# ドレイン電流増大の成分(SOAの解析)



ドレイン電流の成分(1セル分)

- ゲート最大定格電圧 V<sub>GS</sub>=4V(CEが顕著)
  - $\blacksquare V_{DS} < 40 V \implies I_{DS} \rightleftharpoons I_{SS}$

 $\blacksquare V_{DS} \ge 40 V$ 

⇒ I<sub>SS</sub>の上昇がインパクトイオン化により
I<sub>PB</sub> + I<sub>SUB</sub> を増大させ、I<sub>DS</sub>を急上昇(CE発生)
∴ I<sub>DS</sub> = I<sub>SS</sub> + I<sub>PB</sub> + I<sub>SUB</sub>
⇒ I<sub>SS</sub>: V<sub>DS</sub> ≧ 52 Vで飽和傾向有り

I<sub>DS</sub>:ドレイン電流(電子電流+正孔電流) I<sub>SS</sub>:ソース電流(電子電流) I<sub>PB</sub>: p-ボディ電流(正孔電流) I<sub>SUB</sub>: 基板電流(正孔電流)

ソース電流のモデル化





真性MOSFETソース電流のモデル式 ■線形領域 V<sub>DS</sub> ≤ 52 V  $I_{SS} = K_p \Big[ (V_{GS} - V_T) V_{DS,INT} - \frac{\alpha}{2} V_{DS,INT}^2 \Big]$   $\alpha = 1 + \frac{\gamma}{2\sqrt{2\phi_F} + 6\Delta_{th}}$  V<sub>T</sub> = 1.05 V  $\gamma$ :基板バイアス係数  $\alpha = 1.63$ ■飽和動作領域(電子の速度飽和に依存) V<sub>DS</sub> > 52 V

・飽和電圧  $V_{DS,INT}$  at  $V_{DS} = 52$  Vに設定 ・移動度一定 ・DIBL( $V_{DS,INT}$ 増加に伴う $V_T$ 低下)考慮 ・チャネル長変調考慮 cf. ピンチオフ電圧  $V_p(=V_{DS,INT}) = 1.8 V \Rightarrow V_{DS} = 54 V$   $V_p = \frac{V_{GS} - V_T}{\alpha}$ 

(ピンチオフによる飽和ではない)

# ソース電流の比較(シミュレーションと解析モデル)



■線型動作及び飽和動作の全領域で シミュレーションと解析モデルがよく一致

■V<sub>DS</sub>の増大に伴うI<sub>SS</sub>の上昇はV<sub>DS,INT</sub>に起因

ソース電流をシミュレーションと解析モデルで比較

#### 界面に沿ったx方向電界プロファイルの $V_{DS}$ 依存性( $V_{GS}$ =4V)



表面に沿った  $E_x$ プロファイルの  $V_{DS}$  依存性

■ドレイン側ドリフト端近傍の電界
⇒V<sub>DS</sub>増大に伴う電界のピーク発生(Kirk効果)(V<sub>DS</sub>≧40V)
⇒インパクトイオン化による正孔電流増大(CE発生)

■CE抑制(CEが発生するところのV<sub>DS</sub>を上げてSOAを拡大) ⇒V<sub>DS</sub>増大に伴うI<sub>SS</sub>(即ちV<sub>DS,INT</sub>)の上昇を抑制(PBL1効果あり) ⇒ドリフト領域のドーピング密度増加(NDL3効果あり)

> cf. CE抑制→V<sub>T</sub>を上げてI<sub>SS</sub>を低減 ・ゲート駆動能力低下によるオン抵抗増大 ・V<sub>DS.int</sub>の抑制には効果なし

# $V_{DS,INT}$ の $V_{DS}$ 依存性( $V_{GS}=2V$ )(ホットキャリア耐性推測)



### 界面に沿ったx方向電界プロファイルの $V_{DS}$ 依存性( $V_{GS}$ =2V)



表面に沿った  $E_x$ プロファイルの  $V_{DS}$  依存性

# 正孔電流密度分布(V<sub>DS</sub>=40V, V<sub>GS</sub>=2V)



 ■GFP端周りの正孔電流密度分布
⇒界面から離れた基板(ドリフト層)内で高い (基板内でインパクトイオン化発生)
⇒インパクトイオン化による高エネルギー・キャリア が表面へ影響する可能性は低い

インパクトイオン化による正孔電流密度分布 (V<sub>DS</sub>=40V, V<sub>GS</sub>=2V)

# まとめ

- ■提案型40V LDMOSトランジスタ(0.18µmCMOSプロセスベース)は 車載用途に適した特性を持つ
- ■スイッチング損失を含むデバイス性能を表すFOM
  - >従来比約1/3(従来型:0.35µmCMOSプロセスベースのデュアルRESURF LDMOSトランジスタ)

#### ■広SOA確保

- ▶ゲート最大定格電圧(4V)においてV<sub>DS</sub>≦40Vで電流増大(CE)の発生なし
- ■高ホットキャリア耐性を確保できる可能性あり
- ■特性オン抵抗対ブレークダウン電圧特性は先端レベルにある

# 謝辞

### 本研究で用いたデバイス・シミュレータをお貸し頂いた アドバンスソフト社に深謝申し上げます。

なお、このシミュレータは、国立研究開発法人科学技術 振興機構の助成を受けて(A-STEPプログラム)アドバン スソフト社で開発されたものです。

# ご清聴ありがとうございました