

ドレイン抵抗劣化の新モデルを用いた LDMOS信頼性シミュレーションの提案

高橋莉乃 青木均 築地伸和 小林春夫

群馬大学大学院 理工学府
平成帝京大学



Outline


1. はじめに
2. 研究目的
3. HCIによる劣化モデル
4. パラメータ抽出とシミュレーション結果
5. まとめ

Outline

1. はじめに
2. 研究目的
3. HCIによる劣化モデル
4. パラメータ抽出とシミュレーション結果
5. まとめ

モデリングの重要性

トランジスタモデリング



正しい回路シミュレーション

試作の回数を減らす

コスト削減・開発時間の短縮

信頼性の問題

■ 微細化によるLSIの信頼性問題


- ばらつき, 経年劣化

■ 信頼性試験による性能劣化予測

- 膨大なコスト (時間, 設備費)
- 劣化対策




X年後の特性は？



HCI劣化現象による影響

■ MOSFETの劣化現象

- Hot Carrier Injection (HCI)に注目
- nMOSFETで顕著



- 飽和領域で発生
- HCにより衝突電離
- 酸化膜にトラップ



影響


- しきい値電圧
- 移動度

経年劣化による信頼性問題

LDMOSとは？

■ Laterally Diffused MOSFET (LDMOS)

- 高耐圧MOSトランジスタの一種



LDMOSの断面図 図2

特徴

- ドレイン領域を横方向拡張
- オン抵抗が小さい
- 高耐圧・大電流

ゲート端で電界が集中

経年劣化によるデバイスの信頼性が課題



LDMOSの信頼性問題

■ LDMOSの用途

- RF集積回路の出力段
- 車載用IC



劣化予測の重要性

命に関わる



Outline


1. はじめに
2. 研究目的
3. HCIによる劣化モデル
4. パラメータ抽出とシミュレーション結果
5. まとめ

研究目的

MOSFET劣化現象をシミュレーション・モデル化

- 回路シミュレータで性能劣化予測
- 劣化を考慮した回路設計

時間, コスト  信頼性 



LDMOSの劣化モデルを検討

- HCl劣化現象の解析
- 最大電界関数モデル

※ DCバイアス・ストレス電圧, nチャネルLDMOS

Outline


1. はじめに
2. 研究目的
3. HCIによる劣化モデル
4. パラメータ抽出とシミュレーション結果
5. まとめ

HiSIM-HV model とは


■ Hiroshima-University STARC IGFET Model-High Voltage

- 高耐圧MOSの国際標準モデル
- 表面電位基準



物理的モデルに近い



HiSIM-HVモデルを用いたLDMOSの劣化



Drift領域
(主の劣化要因)




- ドリフト領域で電圧降下
- 抵抗 R_{drift} の増加としてモデル化

“オン抵抗”と“最大電界”の関係

$$\frac{\Delta R_{\text{on}}}{R} = A_1 \cdot \ln \left(1 + \frac{t}{\tau} \right) + A_2 \cdot \ln \left(1 + \frac{t}{\gamma \tau} \right)$$

$$\tau = \frac{\alpha \cdot W}{I_D} \cdot \frac{\phi_b}{E_m \lambda} e^{\frac{\phi_b}{E_m \lambda}}$$

A_1, A_2, γ, α : フィッティング・パラメータ, t : ストレス時間, τ : 生存時間
 W : チャネル幅, I_D : ドレイン電流, E_m : 横方向最大電界, ϕ_b : 表面電位



劣化現象は、
横方向の最大電界強度と相関

モデル式の検討

ポワソン方程式より

$$\begin{aligned} E_m &\equiv \left| -\frac{\partial \phi_f(0)}{\partial x} \right| \\ &= \sqrt{\alpha} \frac{\left(-\frac{\beta}{\alpha} + \phi_0 \right) \cosh(\sqrt{\alpha}L) + \left(V_{ds} + \frac{\beta}{\alpha} \right)}{\sinh \sqrt{\alpha}L} \end{aligned}$$


表面電位は

$$\phi_0 = d_1 \log \left(\frac{V_{ds}}{d_2} \right) - \left[1 - \exp \left(\frac{V_{gs} - V_{th}}{R} \right) \right]$$

Outline

1. はじめに
2. 研究目的
3. HCIによる劣化モデル
4. パラメータ抽出とシミュレーション結果
5. まとめ

モデルパラメータ抽出



LDMOSの断面図

■ デバイス条件


- 0.18 μm プロセス
- ゲート長 0.4 μm
- ゲート幅 500 μm
- 酸化膜厚 11.5nm

■ ストレス条件

- 時間 31620[sec]
- 温度 393[K]


I_{ds} - V_{ds} 特性を測定

I_{dmax} -time




I_{dmax} : $V_{gs} = 6$ [V] のドレイン電流

シミュレーション回路



基本的なDC-DCコンバータのテスト回路

V_{out} -time シミュレーション結果



Outline

1. はじめに
2. 研究目的
3. HCIによる劣化モデル
4. パラメータ抽出とシミュレーション結果
5. まとめ

まとめ

- NチャネルLDMOSの新劣化モデルを提案した。
- ポアソン方程式を解くことによって、最大電解モデルを導出した。
- モデルパラメータを測定値を用いて正確に抽出した。
- 信頼性シミュレーションの新しい手法を提案した。
- テスト回路との検証を行った。

appendix

劣化回路のシミュレーションの流れ

“fresh”時のパラメータを抽出する

“stress”時を測定し、経年時の劣化パラメータを抽出する。

“fresh”回路をシミュレーションし評価する

Stress電圧/電流、温度、時間を設定する

劣化回路のシミュレーションを行う

