

温度変動に依存しない MOS 定電流源の検討

井田 貴士* 築地 伸和 小林 春夫 (群馬大学)

MOS Reference Current Source Insensitive to Temperature Variation

Takashi Ida*, Nobukazu Tsukiji, Haruo Kobayashi (Gunma University)

キーワード：基準電流源, CMOS アナログ回路, 温度特性

(Reference Current Source, CMOS Analog Circuit, Temperature characteristic)

1. はじめに

現在、IoT (Internet of Things)が急速に進展する中で、電子機器の需要は増加しており、特に製品に対する信頼性の要求レベルが高まっている。電子回路における信頼性の問題は主に PVT (プロセス・電源電圧変動・温度) ばらつきによって生じる。本論文は PVT ばらつきにおける温度に焦点をあて、温度変動に依存しない MOS 基準電流源について検討した内容を報告する。

基準電流源とは回路に対し常に一定の電流を出力する回路であり、アナログ集積回路において重要な役割を果たす。一般的な基準電流源はバンドギャップリファレンス回路が用いられるが、回路構成が複雑かつ回路面積が大きいという問題がある。[1,2,3]

本論文で提案する基準電流源回路は、NMOS FET の電圧電流特性で温度に依存しない定点を利用し、並列に接続した NMOS FET に異なるゲート電圧を与え広い電圧・電流範囲で温度特性依存性をキャンセルする構成である。この回路の利点は、簡単な回路構成で小面積のことである。

2. MOS FET の温度特性

定電流源について述べる前に MOS FET の持つ温度特性について示す。MOS FET においてドレイン電流 (I_d) の式は線形領域において

$$I_d = \frac{W}{L} \mu C_{OX} \left[(V_{GS} - V_{th}) V_{DS} - \frac{1}{2} V_{DS}^2 \right] \quad (1)$$

飽和領域において

$$I_d = \frac{W}{2L} \mu C_{OX} (V_{GS} - V_{th})^2 (1 - \lambda V_{ds}) \quad (2)$$

が成り立つ (W/L: MOSFET の構造で決まる係数, C_{OX} : 単位面積当たりのゲート酸化膜容量, V_{th} : 閾値, μ : 移動度, λ : チャネル変調効果係数)。

(1)と(2)において高温では格子振動が活発になり、結果として移動度 (μ) において、

$$\mu = \mu_0 (T/T_0)^{-1.5} \quad (3)$$

(T_0 : 絶対温度) が成り立つ。

また、閾値において、

$$V_{th} = \frac{\sqrt{2eN_A \epsilon_{Si} (2\phi_B)}}{C_{OX}} + 2\phi_B + V_{FB} \quad (4)$$

$$\frac{dV_{th}}{dT} = \frac{d\phi_B}{dT} \left(\frac{1}{C_{OX}} \sqrt{\frac{eN_A \epsilon_{Si}}{\phi_B}} + 2 \right) \quad (5)$$

ここで、 ϕ_B : 内蔵電位、 n_i : NMOSFET の真性キャリア密度である。 ϕ_B および、 n_i は次式で表される。

$$\phi_B = \frac{k_B T}{e} \ln \left(\frac{N_A}{n_i} \right) \quad (6)$$

$$n_i = N \exp \left(-\frac{\epsilon_g}{2k_B T} \right)$$

(5)に(6)を代入すると、

$$\frac{dV_{th}}{dT} = -1 \sim -3 \text{ [mV/}^\circ\text{C]} \quad (7)$$

が成り立つ。以上の式より MOS FET が温度特性を持つことを示した。[4,5]

実際に MOS FET の温度特性に関してシミュレーション (LTSPICE X VII)を行うと図2の出力波形を得る。図2からわかるように、MOS FET には電流電圧特性 ($I_D - V_{GS}$ 特性) において温度特性を持たないポイントが存在する。また温度特性を持つポイントに対して低電圧側では高温がドレイン電流に優位であり、高電圧では低温が優位となる。




図1. MOS FET 温度特性の確認のための基本回路

Fig.1 Circuit for MOS FET temperature characteristics




図2. MOS FET の温度特性

Fig.2 Temperature characteristics of MOS FET

3. 温度依存性に依存しない MOS 定電流源の提案

図4に提案する MOS 定電流源のコンセプトを示す。回路構成としては各 MOS のゲートに異なるバイアス電圧を与えることで、MOS の電流の立ち上がりを変化させ全体として出力電流の温度特性をキャンセルする。

図4より $V_1 > V_2$ とすると I_1 の出力電流 ($I_D - V_{GS}$ 特性) は図5となり I_2 の出力電流 ($I_D - V_{GS}$ 特性) は図6となる。結果として出力電流 (I_{OUT}) は図7のようになり2節で述べたように V_P を境に低電圧側と高電圧側でドレイン電流の優位性が反転することを利用し、MOS の温度特性をキャンセルすることを可能とした。




図4. 提案回路のコンセプト

Fig.4 Concept of proposed circuit




図5. M_1 の $I_D - V_{GS}$ 特性

Fig.5 $I_D - V_{GS}$ characteristic of M_1




図6. M_2 の $I_D - V_{GS}$ 特性

Fig.6 $I_D - V_{GS}$ characteristic of M_2




図7. 出力電流: I_{OUT}

Fig.7 Output current : I_{OUT}

4. 提案回路の設計方法

この節では前節に示した提案回路についての設計方法について示す。図2のように 27°C 時を基準として閾値を V_{th} 、温度特性が一点に集まるポイントを V_P をおく。また図4において M_1 を基準 MOS とし、 M_2 を温度特性キャンセル MOS とする。基準 MOS に対して $V_{th} = V_P$ となるように M_2 にバイアスを印加する。以上より各電流式は、

$$I_1 = K(V_1 - V_{th})^2(1 - \lambda V_{ds}) \quad (8)$$

$$I_2 = K(V_2 - V_{th})^2(1 - \lambda V_{ds}) \quad (9)$$

$V_1 = V_2 + V_P$ より

$$I_1 = K(V_{GS} + V_2 + V_P)^2(1 - \lambda V_{ds}) \quad (10)$$

$$I_{OUT} = K\{(V_2 + V_P - V_{th})^2 + (V_2 - V_{th})^2\}(1 - \lambda V_{ds}) \quad (11)$$

$$K \equiv \frac{W}{2L} \mu C_{OX} \quad (12)$$

となる。また基準 MOS に対して温度特性をキャンセルするために MOS を複数個、適当に用いることでより温度特性に対して効果的である。その場合の出力電流式は、

$$I_{OUT} = K\{(V_2 + V_P - V_{th})^2 + n(V_2 - V_{th})^2\}(1 - \lambda V_{ds}) \quad (13)$$

($n = 1, 2, 3, \dots$)

となる。

5. 提案回路に対するバイアス方法

この節では前節に示した提案回路について MOS に対してバイアスを印加方法について示す。今回は PMOS によるバイアスを印加する回路について示す。図8が今回提案する回路である。PMOS により基準 MOS に対してバイアスを与え、他の MOS で温度特性のキャンセルを行う。




図8. PMOS を用いた提案回路

Fig.8 Proposed circuit using PMOS

6. シミュレーション結果

この節では前節に述べた回路構成のシミュレーション結果を示す。図 8 が今回シミュレーション対象とした回路構成であり、 V_{DD} は固定電圧とし、 V_{reg} は可変電圧とし、基準 MOS(M_1)に対して温度キャンセル MOS を 5 個用いた。また回路中の抵抗を調整することにより、基準 MOS のゲート電圧を変化させることが出来る。シミュレーションにおいて温度設定は 27°C を基準温度とし 0°C、27°C、50°C、80°C の場合で行った。

図 9、10 がシミュレーション結果である。2 節で示した MOS の電流・電圧波形($I_D - V_{GS}$ 特性)と比較すると、温度に依存しない部分が大きく延長されていることがわかる。

次に提案回路と MOS 単体での電流電圧特性に対して 27°C を基準温度とし 0°C、50°C、80°C の時と定量的比較を行う。図 9、10 は 27°C に対して、他の温度における出力電流の差を示したものであり、最も温度特性がなくなる点を中心に $\pm 0.25V$ を示したものである。本論文で述べる誤差とは基準温度 27°C 時に各ゲート電圧に対して流れる電流 ($I_{OUT(27^\circ C)}$) と各温度での電流 ($I_{OUT(比較温度)}$) の絶対差であり

$$\left| \frac{I_{OUT(27^\circ C)} - I_{OUT(比較温度)}}{I_{OUT(27^\circ C)}} \right| * 100[\%]$$

と定義する。

シミュレーション結果より MOS 単体での特性では、誤差が最小となる部分から $\pm 0.25V$ 変化すると最大で 27°C 時の電流に対して 15% 以上の差が生じる。一方、提案回路ではゲート電圧の変動に対して温度間での誤差が少ないことがわかる。

表 1. シミュレーション条件

Table 1. Simulation conditions.

Parameter	Value
$M_1 \sim M_6$	W=5[um],L=2[um]
M_p	W=5[um],L=2[um]
R_B	100 [kΩ]
V_{DD}	3 [V]
V_{reg}	0~1.5 [V]




図 9. PMOS を用いた提案回路の出力電流

Fig.9 Output current of proposed circuit using PMOS.




図 10. MOS 単体での電流電圧特性の誤差

Fig.10 Error of current-voltage characteristic with MOS alone.




図 11. 提案回路での電流電圧特性の誤差

Fig.11 Error of current voltage characteristic in proposed circuit.

7. まとめ

この論文では MOS のもつ温度特性による電流のばらつきに対して、MOS を数個用いて温度変動に依存しない定電流源の回路コンセプトを提案した。また回路コンセプトに対して実際の回路構成を示すとともに、シミュレーションを用いて MOS の温度特性に対して効果的であることを示した。

文 献

- (1) 上野憲一 廣瀬哲也 「MOSFET のしきい値電圧を参照した基準電圧源回路」
- (2) Tatsuya Abe, Hitoshi Tanimoto "A Simple Current Reference with Low Sensitivity to Supply Voltage and Temperature" (June 2017)
- (3) C. Yoo, J.park "CMOS current reference with supply and temperature compensation" June 2007
- (4) 谷口研二 STARC-アナログ講座 株式会社半導体理工学研究センター CMOS アナログ回路講座
- (5) 松澤昭 STARC-アナログ講座 株式会社半導体理工学研究センター CMOS アナログ回路講座