# 第73回「システム LSI 合同ゼミ」および

## Shmuel Wimer 先生による特別セミナーのお知らせ

発表時間制限のない自由な研究討論の場として、標記合同ゼミを下記のように企画いたしました。この合同ゼミは、不定期に開催される非公式の公開研究発表会で、1 研究室や 1 研究部署で行われている研究発表を複数の研究機関合同で行い、幅広く忌憚のない意見交換を行おうとするものです。ご興味のおありの方は是非お誘い合わせの上ご参加ください。

また、今回は一般の発表に先立ち、Shmuel Wimer 先生(東工大特任教授、Bar-Ilan University 名誉教授)による特別セミナーを行いますのであわせてご参加ください。

なお、本合同ゼミは年3回程度の割で、今後も引続き開催していく予定です. 皆様からもご発表頂けるようでしたら、これほど嬉しいことはございません. ご遠慮無くご相談いただきたく、お待ち申し上げております.

金子峰雄(北陸先端科学技術大学院大学),

北澤仁志, 藤吉邦洋 (東京農工大学),

高島康裕(北九州市立大学),

西澤真一(福岡大学),

小平行秀, 富岡洋一(会津大学),

粟野皓光 (大阪大学),

山田昭彦(コンピュータシステム&メディア研究所),

梶谷洋司(設計アルゴリズム研究所),

貴家仁志(首都大学),

伊藤和人(埼玉大学),

戸川望, 史又華(早稲田大学)

築山修治(中央大学),

高橋篤司, 岡田健一, 原祐子 (東京工業大学)

白石洋一, 小林春夫 (群馬大学),

記

日時: 2019年10月26日(土)午後1時半から午後7時頃まで(予定)

場所:東京工業大学(大岡山キャンパス)

特別セミナー: 本館 1 階 H114 講義室 (午後 1 時 30 分より)

一般発表: 本館 1 階 H114 講義室 (午後 2 時 40 分より)

ポスター: 本館 1 階 H113 講義室 (午後 5 時 30 分頃より)

正門入って左の本館の銀杏並木側. 以下の URL をご参照下さい.

## http://www.titech.ac.jp/maps/ookayama/ookayama.html

ポスター懇談会では、発表のあった研究に関してポスターボードを用いた研究討論を 予定しております。軽食・アルコール飲料を準備いたします。ポスター懇談会のみの参加も 歓迎します。

協賛: IEEE CEDA All Japan Joint Chapter

参加費: 1,000 円 (予定, 当日払い)

申し込み: 合同ゼミ(ポスター懇談会のみも可)に参加ご希望の方は、準備の都合上、2019年10月22日(火)までに、以下の連絡先までお申し込みください。

東京工業大学 高橋篤司

E-mail: atsushi@ict.e.titech.ac.jp

Tel: 03-5734-2665/Fax: 03-5734-2902

### 【特別セミナー】

\_\_\_\_\_\_

時間:13:30-14:30

講演者:Shmuel Wimer(東工大特任教授,Bar-Ilan University 名誉教授)

#### Title

Post-Silicon Analysis of Shielded Interconnect Delays for Useful Skew Clock Design

#### Abstract:

Analyses and simulations have shown that interconnect shielding can replace a large fraction of the delay buffers used to achieve timing goals through a useful skew clock design methodology. Immunity from process, operation, and environmental variations in nanoscale CMOS technology clock designs are essential, thus making predictable delays and useful skews highly important. We examine interconnect shielding intra die within-die (WID) and inter die die-to-die (D2D) variations under a wide variety of (P,V,T) corners, and show their applicability and ability to achieve clock design timing goals. The analysis is based on post-silicon measurements of a novel shielded interconnect ring oscillator in a 16-nm test chip supported by a rigorous provable estimation methodology.

### Biography:

Shmuel Wimer is a Professor Emeritus with the Engineering Faculty of Bar-Ilan University, Israel. He received his B.Sc. and M.Sc. degrees in Mathematics from Tel-Aviv University, Israel, in 1978 and 1981, respectively, and his D.Sc. degree in Electrical Engineering from the Technion-Israel Institute of Technology, Israel, in 1988. From 1978 to 2009 he held R&D, engineering and managerial positions in industry. From 1999 to 2009 he was with Intel, and

prior to that with IBM, National Semiconductor, and the IAI-Israel Aerospace Industry. Since 2009 he is with Bar-Ilan University. His interests are in VLSI circuits and systems design optimization and combinatorial optimization.

主催:システム LSI 合同ゼミ,東京工業大学工学院

協賛:IEEE CASS Japan Joint Chapter,IEEE CEDA All Japan Joint Chapter

### 【一般発表】

\_\_\_\_\_\_

# (1) Damped Oscillation Noise Test for Feedback Circuit

Based on Comparison Measurement Technique

群馬大学 大学院 理工学府 電子情報・数理教育プログラム専攻 小林研究室 博士後期課程 2 年 MINH TRI TRAN (チャンミンチー)

### 概要:

A damped oscillation noise test for feedback circuit stability is introduced. A widened stability criterion, which is derived from polar chart, is proposed for testing the stability of feedback circuits. A feedback loop is called unconditional stable when all of the polar variables satisfy the widened stability constraints. A comparison measurement technique is also used to derive the loop gain without breaking the feedback loop. Experimental results show that the obtained loop gain from the proposed technique is exactly matched with the theoretical analysis and the conventional test method. Hence, the proposed noise stability test can be applied for general signal processing systems as well as circuits.

(2) 広帯域かつ高出力な圧電エネルギーハーベスティング回路設計 早稲田大学 大学院 基幹理工学研究科 電子物理システム学専攻 史研究室 修士 2 年 孔 則明

### 概要:

電池に替わる電源としてエネルギーハーベスティング(Energy Harvesting)技術が期待されている。その一種である圧電エネルギーハーベスティングは、人体や機械から振動の機械エネルギーを電気エネルギーに転換し、電池交換やメンテナンスをせずに電気電子製品に電力を供給することができる。しかし、圧電素子から直接に得られる電流が交流であり、出力電力も非常に低い(数十 uW~数百 uW)ため、整流回路が必要になっている。従来研究では、研究対象が主に高周波数、安定的な機械振動であるため、出力電力をより数倍に伸ばしたが、低周波数、変動的な振動の場合には、出力電力が急激に下がるという問題点がある。本発表では既存手法に基づき、出力電力と帯域幅の向上を目的として、圧電エネルギーハーベスティング回路の設計について報告する。

(3) グラフ位相埋め込みを考慮した配置配線パズルの一解法 東京工業大学 工学院 情報通信系 高橋研究室 修士 1 年 和田 邦彦

### 概要:

DA シンポジウムのアルゴリズムデザインコンテスト 2019 では、格子状の盤面にポリオミノを重なりなく配置し、ポリオミノ上に定義された 2 端子ネットを格子上で平面配線することが求められた。本研究では、ポリオミノ配置が配線可能性を失わないように、与えられた入力をグラフで表現し、グラフの平面位相埋め込みを考慮してポリオミノを配置し、平面配線可能性を保ったまま配置を修正することで、ポリオミノの配置配線の領域削減を目指す解法を提案する.