フルブリッジレス PFC 回路と LLC 回路における EMI 低減法

大岩 紀行* 片山 翔吾小堀 康功 桑名 杏奈 小林 春夫(群馬大学)

EMI Noise Reduction Method for Full-Bridgeless PFC and LLC Circuit

Noriyuki Oiwa*, Shogo Katayama, Yasunori Kobori, Anna Kuwana, Haruo Kobayashi (Gunma University)

Abstract

This paper describes some improvement methods of efficiency and EMI for the LLC power supply circuit, which is composed of PFC power supply circuit and LLC converter. For efficiency improvement, the diodes in the bridge circuit are replaced with MOSFETs, and their associated conduction loss is reduced. For EMI reduction, noise spectrum spread technique is used in LLC converter, together with an output ripple reduction method. Simulations have verified the proposed methods.

キーワード: AC-DC コンバータ, PFC 電源回路, ダイオードブリッジ, LLC 共振電源, EMI 低減 (AC-DC converter, PFC power supply circuit, Diode bridge, LLC converter, EMI reduction)

1. はじめに

電化製品を稼働させるには,送電された商用電源(AC) を直流(DC)へ変換して給電しなければならない.¹⁾近年工 場設備やサーバーなどでは省電力化の需要が高まってお り,LLC電源回路が注目されている.これは力率改善(PFC) 電源回路とLLC共振回路を組み合わせて構成される.

本稿では PFC 回路では効率を改善し, LLC 共振回路では 電磁波妨害(EMI)について取り組んだ内容を報告する. PFC 回路ではダイオードブリッジに着目し,固定損失を生じる ダイオードから MOSFET へ変更することで低損失化を検 討し,シミュレーション検証(SIMPLISIS 使用)を行った. LLC 共振回路ではクロック発振部の周波数変調による EMI 低減の検証を行った.

2. 概要

〈2·1〉 PFC 電源回路

電源回路は AC-DC 電源と DC-DC 電源に大別できる. こ れらの多くはスイッチング電源であり EMI ノイズが生じて しまうが,小型化でき効率が良いことから使用される.大 電力アプリケーションでは高力率な AC-DC 電源が必須で あり,通常昇圧形 PFC 電源回路が用いられる.通常昇圧電 源にはスパイク電圧を生じるので,高調波が発生する原因と なっている.²⁰ 回路中での高調波の発生は,自他回路に誤動 作を誘発させる EMI となる. そのため EMI 対策を施せる PFC 電源は本問題への有効性が期待できる.



図 1 PFC 回路図 Fig. 1. PFC power supply circuit



またモータ駆動時やコンデンサ入力型 AC-DC 電源では 電流の位相ずれや波形歪みにより力率は大きく低下する. 力率の低下は,送電設備の大型化や送電時の電力損失を生じ させる. なお力率は次の式(1)で定義される.

〈2·2〉 PFC シミュレーション

図1にシミュレーションで使用した PFC 電源の回路図を, 図2にその動作波形を示す.

入力パワー段には、交流電圧を全波整流するためにダイ オードブリッジを用いる.変換された波形は入力の絶対値 波形であり、その後段は昇圧型電源の構成であるコンデン サ入力型のスイッチング回路である.³⁾

また制御部では出力をフィードバックした情報と全波整 流波形を乗算した後,入力電流情報をエラーアンプに加え る.この出力と SAW 波と比較し, PWM 信号を生成する.

図2のシミュレーション波形では、入力電流波形 lin は出 力電圧波形 Vin と相似であり、このときの力率は98%以上で ある.入力電圧 AC100V から出力 DC400V に昇圧させたが、 一般的に出力電圧には入力周波数の2倍の正弦波リップル がのる.図2では10Vまでの2.5%までを許容した.このと きの効率は76.4%となった.

〈2·3〉 ハーフブリッジレス PFC 回路

ダイオードブリッジを使用する図1の PFC 回路では,ダ イオードによる電力損失が大きい. そこで図 3 に示すハー フブリッジレス PFC 回路が適用される. 整流器中における ローサイドのダイオードを MOSFET に代用する方式であ る.⁵⁾

また通常のダイオードブリッジを使用する際には,図 1 のようにスイッチング素子 1 個で昇圧型電源を構成してい る.しかし図2の構成では昇圧用スイッチング素子を2個用 い,ダイオードと並列に設けている.商用電圧であること から半周期ごとに電流路が変更されるため,ダイオードブ リッジに昇圧用スイッチ素子を兼用し,入力極性毎に昇圧 スイッチを切換え動作させる.このため図4の sw1, sw2の ように,2つのスイッチング波形を入力する.

図 3 の回路シミュレーションの効率は 94%となった. 昇 圧比によらず,動作できることをシミュレーション確認した.

3. 提案回路

〈3·1〉 フルブリッジレス PFC 回路

ハーフブリッジレス電源では、ハイサイドのダイオード の導通損失が大きいのでこのダイオードについて着目した. これは入力の交流波形を全波整流する役割を担っており、 AC-DC 電源には不可欠な存在である.しかし使用の際には 大きな導通損失が生じており、大電力を扱う際には効率低 下の原因となる.この問題の改善のため、MOSFETを使用







Fig. 4. Half-Bridgeless circuit waveforms

表1 PFC 回路シミュレーションパラメータ

Table 1 Simulation parameters in PFC circuit

Parameters	Simulation value
Vin	$100 \ V_{rms} @50 Hz$
Vo	396 V
Io	1. 33 A
L	2. 0 mH
С	330µH
Fck	100 kHz



図 5 フルブリッジレス PFC 回路図 Fug. 5. Full-Bridgeless PFC circuit



図6 制限したスイッチング波形





図7 フルブリッジレス PFC 動作波形

することを検討した.

MOSFET は電源回路のスイッチング素子として広く使われている. 導通電圧は PN 接合ダイオードが 0.7V である のに対し, N-MOSFET は 0.2V である. これを利用して図 5 のように昇圧構成を配慮した構成とした.入力の周期ごと にローサイドとハイサイドへスイッチング波形が交互にく ることで従来よりも導通抵抗を低減させることができる. しかし周期の切り替わりの瞬間に逆電流が生じて,大きな 損失が出てしまうことが問題となる. これより本研究では ハイサイドのスイッチングに制限をかけた.

スイッチングの制限方法として、ハイサイド側のスイッ チングの動作前後で動作しない時間を設ける.周期ごとの 節目は入力電圧のゼロクロスタイミングで切り替わること から、入力電圧の絶対値が低い電圧範囲 Vlim では動作しな いよう制限をかけた.Vlim の値は調整できるが、図6では Vlim=20V とした.本来ローサイドへのスイッチング波形 と完全に同期させることが良いが、逆電流保護のため時間 的に制限をかけた.なお本制御回路の追加による効率低下 は、パワー段の電力損失に比べて極めて小さいので無視す る.

〈3・2〉 シミュレーション結果

この構成でのシミュレーション結果は図7となり、図2



図8 Vlimの変動による効率変化









とほぼ同等の波形となり, 効率は 98%になった. 従来方 式の効率 76.4%と比べ, 22%近い効率改善である.

<3·3> Vlim と効率変化

本回路は Vlim の値によってハイサイドスイッチングを 制限し,正常動作させている. Vlim の値を大きく設定する ほど MOSFET の動作範囲は狭くなり,原理的にハーフブリ ッジに近づくため効率が低下しまう.図8に Vlim を変化さ せた際の効率を示す.AC100V の場合,Vlim>30V では Vlim を大きくしていく程,僅かながら効率が減少していく.

<3·4〉 PWM における EMI 低減

スイッチング電源では、使用する基本周波数にパワーが 集中し、これが EMI の原因となっている.これは自他回路 動作に影響を及ぼし、ノイズレベルの上限は規制されてい る.⁴

EMI 低減の効果的な手法としてクロック信号の周波数変 調,あるいは位相変調が用られる.本稿では、フルブリッジ レス PFC のクロック信号に変調をかける.図1でのクロッ ク信号発生器に、図9に示す周波数変調回路を導入する.こ れは電圧制御発振器 VCO(Voltage Controlled Oscillator)に 特定の電圧を入力することで変調し、EMI の低減を図れる. 式(1)のように基本周波数 fc に変調周波数 fo を与え、瞬時周 波数 f のクロック信号を出力する.

f = fc + fo(2)

fc をリニアに変化させることで周波数変調を施した.

図 10(a)は変調のない PWM のスペクトラムを示す. 基本 周波数が 100kHz であることから, 100kHz ごとに大きなノ





Fig. 11. Relationship between modulation frequency and noise

イズレベルが発生している.これに対し変調周波数 fo=10kHz を与えた際には図 10(b)のように 100kHz では 80mVから16mVへ64mV減少し19.6dB減につながった.

図 11 では、変調周波数 fo に対するスペクトラムの大きさ の変化を示している.変調周波数の増加によって指数関数 的に減少している.また EMI 低減効果が徐々に薄れてくる ことから、変調周波数を 3kHz 前後までに設定すると、変調 周波数の変化に対しスペクトラム減少効果が高いといえる.

4. LLC 共振回路

〈4·1〉LLC 共振回路の概要

LLC 共振回路は絶縁型 DC-DC コンバータとして広く利 用されている.これはトランスの漏れインダクタンスと励



図 12 LLC 共振回路図 Fig. 12. LLC converter

表 2 LLC 共振回路シミュレーションパラメータ Table 2 LLC converter simulation parameters

Parameters	Simulation value
Vin	280 V
Vo	12 V
Io	1. 0 A
Leakage L	50µH
Excitation L	330µH
Rate of transfer	100:7
Output C	500 µF
Fck	90 kHz



図13 LLC 回路1次側動作波形





図 14 LLC 回路 2 次側動作波形

Fig. 14. LLC circuit secondary side waveform

磁インダクタンス,コンデンサの共振を利用し動作する. 部品点数が少なく 高効率電力変換が大きなメリットである.⁶

しかし大電力を扱うことから発生させる EMI が他回路に 影響を与えやすい.フルブリッジレス PFC 電源回路は高効 率昇圧を可能にするため,制御回路では細かな動作をして いる.このため PFC 電源の動作不良防止も含め, AC-DC 電 源全体で EMI を低減するシステムを提案する.

〈4·2〉LLC 共振回路動作

LLC 共振回路は図 12 の構成である.入力から給電された 直流成分を,適切な出力に降圧する.2 つの MOSFET を用 いたハーフブリッジ回路から負荷電流を調整する.これを1 次側のインダクタとコンデンサの共振と巻き数比を利用し て,2 次側に電圧変換する.一方,2 次側ではダイオードで全 波整流し,出力コンデンサを用いて直流を出力する.

図 13、14 に LLC 共振回路の動作波形,表2にシミュレ ーションパラメータを示す.1 次側の励磁電圧は PWM のス イッチングに呼応するように特性が出ている.1 次の励磁電 流も励磁電圧の正負に合わせ,特性が変化することから共 振していることが確認できる.2 次側では伝送された電圧が サイクルにより 2 種類発生する.これを全波整流器にかけ 出力へ送ることで,極性を同一にする.ダイオード電流は 共振電圧が出力電圧を上回ったときに,共振周期に依存し スパイク状の電流を発生させる.

シミュレーションの結果,入力電圧 280V から出力電圧 12V へ大きく降圧できている.出力電圧の定常リプルは,4. 5mV と小さい.

〈4·3〉EMI 低減方法

LLC 共振回路でも制御部における EMI を低減すべく, PFC 回路で用いた周波数変調での低減手法を用いたい.し かしこれには問題があり,LLC 回路ではクロック周波数を 拡散する変調周波数は制御ループ中で補正されるため,制 御によって打ち消されてしまう.

そこで LLC 共振回路には PWM の時比率を変調する方式 を検討した.本来 LLC 共振回路は時比率を 50%に固定して 制御を行う.これは定電圧を出力するためである.時比率 を変更した際の具体的な出力変化を調べると,図 15 のよう



図 15 時比率と Vout の関係 Fig. 15. Relationship between duty vs Vout







11.99

11.98

Fig. 19.

6.5

図 19

used duty modulation

7.0

8.0

Time(ms)

Output voltage comparison before and after

変調前後の出力電圧比較

8.5

9.0



図 20 リプル改善回路

Fig. 20. Output ripple improvement circuit



図 21 リップル改善シミュレーション

Fig. 21. Ripple improvement simulation

になった.時比率 50%を境としてほぼ対称的な結果となった.これを利用し,直流出力を維持しつつ変調を行う.

変調には図 16 の回路を用いた.本来の PWM 信号からス イッチとコンデンサを用いて SAW 波を生成する.これを図 17 のように生成された波形と変調信号 Vm を比較した.こ れより発生した信号を PWMmとする. PWMmは PWM と は異なる時比率に変更される.

〈4·4〉LLC 共振回路における EMI 低減方法

時比率を変調したシミュレーションでは PWMmを生成 する際に使用する変調信号を三角波とし、変調周波数 Fm を 500Hz,電圧 Vm を 1.2±1.0V になるように入力した. この結果、変調前後の PWM スペクトラムは図 18 となり、 130kHz 地点において 3.15V から 710mV に約 13dB 低減 された.

しかしこの変調の影響により,出力電圧は定常リップル 7.2mVの他に,変調リップル約52mVが伴った.これは時 比率変調を導入する以前の定常リップル 4.3mV より大幅 な増加になっている.この EMI 低減に用いたクロック変調 による変調リプルの増加を,問題の無いレベルに補正する 必要がある.

〈4·5〉提案手法でのリップル改善

時比率変調は EMI 低減の効果を得られる一方,図 19 の ように出力電圧リップルが増加する.本節ではリップル低 減のため,図 20 の回路を用いた復調信号を入力する方式を 提案する.変調信号を VCO に改めて入力することで,時比 率のみ変化をさせたものより変動を抑えられる。前節のス ペクトラム拡散で EMI を低減しつつ,出力リップルを低減 させることができる.結果は図 21 となり,52mVから12m V へ低減できることを示せた.

5. 結論

本稿では LLC 電源回路において効率向上と EMI 低減手 法を提案した. PFC 回路ではダイオードブリッジを MOSFET で代用することで効率 98%まで向上し, クロッ ク部に周波数変調を使用することで EMI を 19.6d B 減少 することを示した.また LLC でも時比率変調を活用するこ とで,出力リップルの上昇を抑えつつ EMI を 13dB 低減す る方法を提案した.これらを SIMPLISIS を用いたシミュ レーションで確認した.

文 献

- H. Kobayashi, T. Nabehima, Handbook of Power Management Circuits, Pan Stanford Publishers (2016).
- (2) 村上和貴,小堀康功,ケイ林,高虹,小野澤昌徳,小林春夫,高井 伸和,新津葵一「PFC回路とAC-DC変換器」 電気学会 群馬 栃木合同研究発表会 ETG-11-12 群馬 2012.2
- (3) Y. Kobori, L. Xing, G. Hong, T. Shishime, M. Ohshima, H. Kobayashi, N. Takai, K. Niitsu, "Novel AC-DC Direct Converter Design with PFC", International Conference on Power Electronics and Power Engineering, Phuket, Thailand (Dec. 2011).
- (4) 浅石恒洋、小堀康功、白石尚也、須永祥希、築地伸和、高井伸 和、小林春夫 「疑似アナログ信号を用いたヒステリシス制御方式 降圧型 DC-DC コンバータの EMI 低減の検討」 電気学会 群馬栃 木合同研究発表会 ETG-16-29 群馬 2016.3
- (5) 増本聖 庄山正仁 「ブリッジレス PFC 回路の効率解析とスイッチ ングノイズ」 電気・情報関係学会九州支部連合大会 12-2P-09 2012.9.
- (6) 落合政司 (2015.3.25)「スイッチング電源の原理と設計」 東京 オーム社