

温度不感 MOS 基準電流源回路の動作と閾値電圧ばらつきの影響

山本 颯馬*, 阿部 優大, 細野 貴司, 沙 磊, 神尾 崇文

桑名 杏奈, 小林 春夫 (群馬大学)

鈴木 彰, 山田 聡, 加藤 智行, 小野 信任, 三浦 一広 ((株) ジーダット)

Operation of Temperature-Insensitve MOS Reference Current Source and Threshold Voltage Variation Affect

Souma Yamamoto, Yudai Abe, Takashi Hosono, Lei Sha, Takafumi Kamio

Anna Kuwana, Haruo Kobayashi (Gunma University)

Akira Suzuki, Satoshi Yamada, Tomoyuki Kato, Nobuto Ono, Kazuhiro Miura (Jedat Inc.)

キーワード：基準電流源, CMOSアナログ回路, 温度特性, しきい値電圧ばらつき

(reference current source, CMOS analog circuit, temperature characteristic, threshold voltage variation)

1. はじめに

現在、IoT が急速に進展する中で、電子機器の需要は増加しており、電子製品に対する信頼性の要求レベルが高まっている。電子回路における信頼性の問題は主に PVT (プロセス・電源電圧変動・温度) ばらつきによって生じる。本論文では、PVT ばらつきにおける温度に焦点をあて、筆者らが提案した温度に依存しない MOS 基準電流源回路の動作を検証する。この提案回路は自己バイアス回路を備えており、瞬間的な電源電圧の変動に強いという特徴がある。その後、MOS FET の閾値電圧ばらつきによる回路の出力電流の変動について検証する。

基準電流源は電子回路に対し常に一定の電流を出力するものであり、アナログ集積回路において特性ばらつきを抑える等のために重要な役割を果たす。提案した基準電流源はバンドギャップリファレンス回路に比べて、回路構成が簡易であり回路面積が小さいという利点がある。(1)~(4)

2. MOS FET の温度特性

今回の提案回路に使用する MOS FET には、温度によってドレイン電流(I_D)が変動する特性がある。本論文では、MOS FET のモデルは参考文献(5)のものを使用している。

この MOS FET には電流電圧特性($I_D - V_{GS}$ 特性)で温度が変動しても電流が変動しないゲート電圧 (以下 V_p)が存在する。また V_p に対してゲート電圧が低電圧側では低温時と比較し高温時にドレイン電流が多く流れ、一方、高電圧では低温時にドレイン電流が多く流れる。

検討した温度不感基準電流源は、このような MOSFET ドレイン電流の温度特性を積極的に利用し、高電圧側と低電圧側の温度による電流の増減をキャンセルさせる。(5)




図1 MOS FET の温度特性

Fig. 1. Temperature characteristics of MOS FET.

3. カスコード接続を用いた回路提案およびシミュレーション動作検証

この節では PMOS のカスコード接続を使用した提案回路(図 2)とそのシミュレーション結果を示す。カスコード接続を行うことでチャネル調変調効果を抑える。




図2 カスコード接続を用いた温度不感型 MOS 定電流源
Fig. 2. Temperature insensitive MOS constant current

図2の回路はMN3、MN4が基準用 MOS であり、MN1、MN2が温度特性校正用 MOS となっており、抵抗で MOS にかかるゲート電圧を分圧することによって基準用 MOS と温度特性校正用 MOS に与える電圧を設定する。

この回路では、MN4にはVpよりも高いゲート電圧をかけることで、高温時と比較し低温時にドレイン電流を多く流す。また、MN2にはVpよりも低いゲート電圧をかけて、低温時と比較し高温時にドレイン電流を多く流す。この2つの電流を合わせた電流I3(=出力電流IOUT)は、高電圧側と低電圧側の温度による電流の増減がキャンセルされている。

MN1、MN3はネガティブフィードバック用 MOS でありR1、R2に電流が多く流れた場合MN1、MN3に自己バイアスがかかりI2の値が大きくなる。この構成により、電源電圧VDDが瞬間的に大きくなり、I1が増えたとしても、I2で引き抜くことにより負帰還の効果で回路の安定化につながる(図3)。

また、この回路は2つの安定状態があるのでスタートアップ回路を用いて正しい安定状態に初期動作させる。ここで検討した基準電流源回路のスタートアップ回路は参考文献(5)に記載されている。




図3 自己バイアス回路によるフィードバック
Fig. 3. Feedback by self-bias circuit.

図2の提案回路で、表1の条件(望ましい動作の条件)でのシミュレーションの結果を図4に示す。図4のばらつき[%]とは、27°C時の出力電流(IOUT(27°C))を基準としたときの、他の温度における出力電流(IOUT(比較温度))との誤差の割合であり、次式で定義する。

$$\left| \frac{I_{OUT}(27^\circ\text{C}) - I_{OUT}(\text{比較温度})}{I_{OUT}(27^\circ\text{C})} \right| * 100[\%] \quad (1)$$

表1 シミュレーション条件
Table 1. Simulation conditions.

Parameter	Value	Param.	Value
MP1~MP6	W=800 um, L=2.0 um	R1	5.0 kΩ
MN1, MN3	W=0.25 um, L=2.0 um	R2	1.61 kΩ
MN2	W=200 um, L=2.0 um	R3	1.5 kΩ
MN4	W=20 um, L=2.0 um	VDD	5.0 V




図4 提案回路の出力電流 IOUT と誤差(27°C基準)
Fig. 4. Output current IOUT of the proposed circuit and error of output current (Based on 27 °C).

また、図2の提案回路のM_{N2}のゲート電圧は約0.90Vとなり、M_{N4}のゲート電圧は約1.86Vとなった(図5)。




図5 M_{N2}とM_{N4}のゲート電圧(閾値電圧0.60V)
 Fig. 5. Gate voltage of M_{N2} and M_{N4}
 (Threshold voltage 0.60V)

4. NMOSの閾値電圧ばらつきによる回路への影響

この節では、提案回路で使用されているNMOSの閾値電圧ばらつきによる回路への影響をシミュレーションによって検証する。具体的には、NMOSの閾値電圧の標準値を0.60Vとし、NMOSの閾値電圧を一律マイナス10%(0.54V)に変動させた場合と、プラス10%(0.66V)に変動させた場合の出力電流の変動について検証する。

まず、NMOSの閾値電圧をマイナス10%(0.54V)に変動させた場合について考える。この場合のNMOS単体の温度特性は図6のようになる。閾値電圧が標準値0.60Vの場合(図1)と比較すると、電流が温度に依存しないゲート電圧(V_p)も1.15Vから1.09Vへ下がっていることが分かる。




図6 M_{N2}とM_{N4}のゲート電圧(閾値電圧0.54V)
 Fig. 6. Gate voltage of M_{N2} and M_{N4}
 (Threshold voltage 0.54V)

次に、NMOSの閾値電圧をマイナス10%(0.54V)に変動させた状態で、図2の提案回路を表1の条件(望ましい動作の条件)でシミュレーションした結果を図7に示す。

閾値電圧が標準値0.60Vの場合(図4)と比較すると、いずれの温度の場合も出力電流が約0.26mA~0.32mA増加している。また、高温時に比べて低温時の方が出力電流が多くなっている。このとき、図2の提案回路のM_{N2}のゲート電圧は約0.90V、M_{N4}のゲート電圧は約1.87Vとなった(図6)。閾値電圧0.60Vの場合(図5)と閾値電圧0.54Vの場合(図6)を比較すると、M_{N2}とM_{N4}のゲート電圧はほとんど変化していないことが分かる。しかし、閾値電圧0.54Vの場合の方が電流の立ち上がり早い、V_pの電圧も下がっている。その影響で、M_{N2}における温度による電流差(高温時-低温時)は閾値電圧0.54Vの場合の方が小さくなっており、M_{N4}における温度による電流差(低温時-高温時)は閾値電圧0.54Vの場合の方が大きくなっている。そのため、温度校正のバランスが崩れ、図7のように高温時に比べて低温時の方が出力電流が多くなっていると考えられる。




図7 閾値電圧0.54V時の出力電流I_{OUT}と誤差(27°C基準)
 Fig. 7. Output current I_{OUT} at threshold voltage 0.54V
 and error of output current (Based on 27°C).

次に、NMOSの閾値電圧をプラス10%(0.66V)に変動させた場合について考える。この場合のNMOS単体の温度特性は図8のようになる。NMOSの閾値電圧をプラス10%(0.66V)に変動させた状態で、図2の提案回路を表1の条件(望ましい動作の条件)でシミュレーションした結果を図9に示す。このとき、図2の提案回路のM_{N2}のゲート電圧は約0.89V、M_{N4}のゲート電圧は約1.85Vとなった(図8)。図9からわかるように、NMOSの閾値電圧をマイナス

10%(0.54V)に変動させた場合とは対照的に、閾値電圧をプラス 10% (0.66V)に変動させた場合は、低温時に比べて高温時の方が出力電流が多くなっている。




図 8 M_{N2}とM_{N4}のゲート電圧(閾値 0.66V)

Fig. 8. Gate voltage of M_{N2} and M_{N4}
(Threshold voltage 0.66V)




図 9 閾値電圧 0.66V 時の出力電流 I_{OUT} と誤差(27°C 基準)

Fig. 9. Output current I_{OUT} at threshold voltage 0.66V and error of output current (Based on 27 °C).

図 10 は、温度を 27°C に固定し、閾値電圧を一律マイナス 10%(0.54V)、マイナス 5%(0.57V)、標準値(0.60V)、プラス 5%(0.63V)、プラス 10%(0.66V)に変化させた場合の出力電流のグラフである。ばらつき度のグラフは、温度 27°C かつ閾値電圧 0.60V のときの出力電流を基準としたときの、各閾値電圧での出力電流の誤差の割合を表している。図 10 から、閾値電圧が低くなるほど出力電流は多くなり、閾値電圧が高くなるほど出力電流が少なくなることが分かる。また、出力電流のばらつきは最大で約 23.2%となっており、NMOS の閾値電圧の変動が出力電流に大きな影響を与えるということが分かった。




図 10 各閾値電圧の 27°C 時の I_{OUT} と誤差(0.6V 基準)

Fig. 10. I_{OUT} at 27°C for each threshold voltage and error of output current (Based on 0.6V).

M_{N2}とM_{N4}のゲート電圧は回路中の抵抗値によって大きく変わるため、抵抗値のばらつきによる出力電流への影響も大きいことが予想される。今後は抵抗値のばらつきによる出力電流の変動をシミュレーションによって検証する。

5. まとめ

本論文では、温度に不感な MOS 基準電流源回路の動作を検証した。また、NMOS の閾値電圧変動の影響を検証した。今後は抵抗値の変動による回路への影響も検証する。

文 献

- (1) 上野憲一, 廣瀬哲也, 浅井哲也, 雨宮好仁「MOSFET のしきい値電圧を参照した基準電圧源回路」, 電子情報通信学会技術研究報告 ICD (2007 年 7 月).
- (2) T. Abe, H. Tanimoto, S. Yoshizawa, "A Simple Current Reference with Low Sensitivity to Supply Voltage and Temperature", 24th International Conference "Mixed Design of Integrated Circuits and Systems, Bydgoszcz, Poland (Aug. 2017)
- (3) C. Yoo, J. Park, "CMOS current reference with supply and temperature compensation", Electronics Letters, Vol.43, Issue.25 pp. 1422 - 1424 (Dec. 2007)
- (4) R. J. Baker, CMOS Circuit Design, Layout, and Simulation, Third Edition, Wiley (July, 2010).
- (5) Isam Ebisawa Kuswan, 山本 颯馬, 阿部 優大, 井田 貴士, 柴崎 有祈子, 築地 伸和, 桑名 杏奈, 小林 春夫, 鈴木 彰, 轟 祐吉, 柿木 利彦, 小野 信任, 三浦 一広 「温度不感 MOS 定電流源回路とそのスタートアップ回路」, 第 10 回電気学会栃木・群馬支所合同研究発表会, 群馬高専 (2020 年 3 月)
- (6) S. Yamamoto, I. E. Kuswan, Y. Abe, T. Ida, Y. Shibasaki, A. Kuwana, H. Kobayashi, A. Suzuki, Y. Todoroki, T. Kakinoki, N. Ono, K. Miura, "Stability Analysis of Temperature-Insensitive MOS Reference Current Source Circuit" 5th Taiwan and Japan Conference on Circuits and Systems (TJCAS2019), Nikko, Tochigi, Japan (Aug. 2019)
- (7) S. Yamamoto, K. I. Ebisawa, Y. Abe, T. Ida, Y. Shibasaki, N. Tsukiji, A. Kuwana, H. Kobayashi, A. Suzuki, Y. Todoroki, T. Kakinoki, N. Ono, K. Miura, "Operation and Stability Analysis of Temperature-Insensitive MOS Reference Current Source with Self-Bias Circuit" 17th International SoC Conference (ISOC2020), Sono Calm Yeosu Hotel, Yeosu, Korea (Oct. 2020)