# 冗長性を備えた AD 変換器の

デジタル誤差補正アルゴリズムの共通構造

小林春夫<sup>1,a</sup>,加藤健太郎<sup>2</sup>,魏江林<sup>3</sup>

1群馬大学,2福岡大学,3宜賓学院

# Common Structure of Digital Error Correction Algorithms for Several ADCs with Redundancy

Haruo Kobayashi<sup>1, a</sup>, Kentaroh Katoh<sup>2</sup>, Jiangling Wei<sup>3</sup>

<sup>1</sup> Gunma University, <sup>2</sup> Fukuoka University, <sup>3</sup> Yibin University

email: a koba@gunma-u.ac.jp

概要:本稿ではいくつかの冗長性を備えた AD 変換器 (Analog-to-Digital-Converter : ADC) でのデジタル誤差補正アルゴリズムの 共通構造を考察する.これまで個別 ADC に 対してアルゴリズム・方式が提案されてきて いる.その分類や統一的な理論の構築が最 終目標である.筆者がかかわってきたパイプ ライン ADC, 2つのタイプの逐次比較近似 ADC,折り返し補間型 ADC の各デジタル誤 差補正アルゴリズムとも「上位ビットの判定誤 りを下位ビット情報で補正する」という共通構 造をもっていることを見出した.すなわち上位 ビットはある程度誤っても良い,下位ビットは 正確に生成されなければならない構造にな っている.

.キーワード: AD 変換器, デジタル誤差補正, 冗長性,自己校正, デジタルアシスト・アナ ログ技術,統一理論

# I. はじめに

CMOS 集積回路の微細化の進展とともに、ト ランジスタが高速になりまたチップ面積縮小 が図れる.しかしながらトランジスタの利得が 小さくなり素子特性がばらつき、さらに電源 電圧も低下する.このためトランジスタレベル の工夫だけでは ADC 設計が難しくなる.この ためデジタル誤差補正技術や自己校正技 術が活発に研究開発されてきている.

本稿ではこの中で ADC のデジタル誤差補 正方式を扱う.様々なアルゴリズム・方式が提 案されててきているが,個別技術にとどまり, それらを分類し統一的に扱い体系化する試 みは(筆者らが知る限り)少ない.[1] ここでは 筆者がかかわってきたパイプライン ADC, 2 つのタイプの逐次比較近似 ADC,折り返し補 間型 ADC のデジタル誤差補正アルゴリズム の共通構造を考察する.

II. デジタル誤差補正と自己校正

<u>デジタル誤差補正</u>: 冗長回路・動作を もち,回路の非理想要因を許容して正解を 出力する.非理想要因は計測しない.図1 は(デジタル回路の場合であるが)その 一例で同じ回路を3つと多数決回路を持 ち1つが誤動作しても正解値を出力する. 回路A, A', A"の出力の一つが間違いであ っても(どれが間違いかを計測しなくて も)正解出力が得られる. 自己校正: 回路の非理想要因を自身の 回路システムで自動的に測定し,その結果 を測定メモリに記憶する.その値をもとに

を測定メモリに記憶する. その値をもとに 通常動作のときにデータを補正して出力 する(図2).「通常動作をストップし,自 動的に校正を行うフォアグランド自己校 正」と「通常動作をストップせず並行し て校正を行うバックグランド自己校正」 の2つに大別できる.外部ユーザは介さず に全てチップ内の回路が自分自身で行う. 「校正」はもともと大きなシステムであ る電子計測器の技術であるが,それがチッ プ内に入ってきた,LSI チップ内への応用 と解釈できる.



図 1: 冗長回路と多数決回路を用いた デジタル回路構成.





III. パイプライン ADC とデジタル誤差補正

パイプライン ADC の構成と動作をわかり やすくするため 10 進数表示で図 3 を示す. 実際の設計では図 2 に示すような 2 進数 ベースである. [2]

図 3 に上位ビット(アナログ入力 Vinの10の桁)を生成するADC1が不正解 出力しても下位ビット(アナログ入力 Vinの1の桁)を生成するADC2の入力レ ンジを広くし(すなわち冗長性を持ち) また ADC2 が正しい出力を生成できれば, ADC 全体として正しいデジタル出力がで きることを示す.これは「冗長性をもち上位 ビットの判定誤りを下位ビット情報で補正する」という構造になっていることがわかる.











## IV. 逐次比較近似 ADC

この節では動作冗長性をもつ逐次比較近似 ADC (Successive Approximation Register ADC: SAR ADC) と回路冗長性をもつ SAR ADC の 2 つを考える.

4.1 動作冗長性をもつ SAR ADC [3-5]

1個の比較器を用いる SAR ADC を図 5 に示 す. N ビット分解能を N 回の比較で実現する 2進探索 SAR ADC の動作を図 6 に示す. 最 小ステップ数であるが誤動作をすると ADC 出力に誤差を生じる。一方 M 回 (N<M)の比 較で実現する動作 (ステップ数)の冗長性を 用いる非2進 SAR ADC を考える. (図 7)

- ・各ステップで(ある程度の)比較器判定誤り があってもデジタル補正可能である. [3, 4] ある一つの ADC の2進出力Dout 値に対し て対応する比較器出力の組は複数個あり 得る.
- ・これは比較器判定が誤っても正解のDout が得られる場合があることに対応しており、 これが冗長アルゴリズム逐次比較 ADC の デジタル誤差補正の原理である.
- ・図 7 (b)で紫線の部分はそのステップで比較器出力が1でも0でもADCの正解出力が得られるアナログ入力Vinの範囲である. ステップ数が進むにしたがってその範囲が狭くなる.すなわち上位ビットほど判定誤差を許容するが,下位ビットほど判定誤差を許容しないことがわかる.



図 5: 比較器が一つの SAR ADC の構成.





図 7: 冗長非2進探索 SAR ADC (5ステップ). (a) 判定誤差があった場合. (b) 誤差許容範囲.

4.2 回路冗長性をもつ SAR ADC [6-9] 従来の1個の比較器と2 進探索を用いる SAR ADC では,前段でエラー が起きてしま うと後段で補正ができない. そこで3 つの比 較器を使用し冗長性をもたせデジタル誤差 補正が可能となる構成を検討した.図8 にそ の構成を示す.

図9に示す動作からその誤差補正範囲が 下位ビットになるにしたがい狭くなっていくこ とがわかる.すなわち上位ビットでは比較器 の誤判定がある程度許容されるが,下位ビッ トでは正しく判定されることが必要である.



図 8:3 つの比較器を用いる SAR ADC の 構成.



上位ビット → 下位ビット





図 9:3 つの比較器を用いる SAR ADC の 動作. (a) 動作例. (b) 誤差許容範囲.

V. 折り返し補間型 ADC 折り返し補間型 ADC はフラッシュ型と同等サ ンプリングスピードを保ちながらアナログエン

コーデングにより比較器の数,デジタルエン

コーダの回路規模を大幅に削減できる.した がって全体の電力を削減できる.[10,11]

この ADC は例えば 6 bit 分解能の場合は 折り返し回路で上位 3 ビット (G5, G4, G3) を, 補間回路では下位ビット (G2, G1, G0) を生 成する. G5, G4,..., G0 はグレイコード(Gray code) である. 補間回路は巡回コード (Cyclic Code) の C7, C6, C5, C4, C3, C2, C1, C0 を生 成する. 図 10 にその構成を示す. アナログ入 力 V<sub>in</sub> とこれらのコードとの関係を図 11(a) に 示す. また, 図 11(b) に示すように G2, G1, G0 が巡回コードのデジタル演算で得られる.

$G_2 = C_4$
$G1 = C2 \oplus C6$
$G0 = C1 \oplus C3 \oplus C5 \oplus C7$



図 10: 6-bit 折り返し補間型 ADC の構成.

実際の回路では折り返し回路は比較的簡 単で遅延が小さく、補間回路は複雑で遅延 が大きい.したがって折り返し回路がサンプリ ングするアナログ入力 V<sub>in</sub>(to) に対し補間回 路でのサンプリングするアナログ入力は少し 遅れたV<sub>in</sub>(to+Δt) となる. V<sub>in</sub>(t)が高周波・大 振幅になると遅延誤差 Δt よる AD 変換誤差 が顕著になる. これをデジタル補正するアル ゴリズムを考案した. [11, 12]

図 11 (c) をみると V<sub>in</sub>に対する CO の遷移 点と G5, G4, G3 の遷移点は理想的には等 しいことがわかる. すなわちここに冗長性があ る.しかし実際の回路では G5, G4, G3 を生成 する回路と CO を生成する回路は動作速度 がことなるので遷移点にずれが生じる.そこで 遷移点近辺で G5, G4, G3 の遷移点を CO の





(c) 図 11: 6-bit 折り返し補間型 ADC でのアナログ入力 V<sub>in</sub>に対するグレイコード (Gray code) 出力と 巡回コード (Cyclic code) 出力. (a) 全体. (b) G1, G0 を巡回コードから得るための情報. (c) G5, G4, G3 と C0 の遷移点が等しいことの説明. 遷移点にデジタル誤差補正する.これは結果として G5, G4, G3, C7,...,C0の比較的簡単なデジタル演算で得られる.もちろんこのデジタル誤差補正に限界があり,それが Vinの入力周波数・振幅との関係として得られる.

ここでも「冗長性をもち上位ビットの判定誤 りを下位ビット情報で補正する」という構造に なっていることがわかる.

# VI. 考察

上位ビット,下位ビット別々に生成される4つ のタイプの冗長 ADC では「上位ビットの判定 誤りを下位ビット情報で補正する」と構造にな っていることを見出した.すなわち下位ビット は正解値を生成し,それに基づき,上位ビット の(ある程度の)誤差を補正している.

- ・容量を用いた電荷再配分型逐次比較近似 ADC の容量ミスマッチの影響の自己校正 で下位ビットから上位ビットに向けて自己 校正を行う方式にも類似性がある. [13]
- ・デジタル加算演算で下位ビットから上位ビットへ計算して桁上げをしていくのと相似である.
- ・一方,フラッシュ ADC(図 12)での各比較器の出力のバブル誤差を補正するために多数決回路を用いる方式(図 13)はこれに当てはまらない.[14]



Encoder 真理值表											
d7	d6	d5	d4	d3	d2	d1	d0	o2	o1	00	
0	0	0	0	0	0	0	1	0	0	0	
0	0	0	0	0	0	1	0	0	0	1	
0	0	0	0	0	1	0	0	0	1	0	
0	0	0	0	1	0	0	0	0	1	1	
0	0	0	1	0	0	0	0	1	0	0	
0	0	1	0	0	0	0	0	1	0	1	
0	1	0	0	0	0	0	0	1	1	0	
1	0	0	0	0	0	0	0	1	1	1	
(b)											
図 12: 3 bit フラッシュ ADC.											
(a) 構成と動作例.											
(b) エンコーダの真理値表.											





#### VII. 結論

上位ビット,下位ビット別々に生成される4つ のタイプの冗長 ADC ではデジタル誤差補正 アルゴリズムが「上位ビットの判定誤りを下位 ビット情報で補正する」という構造になってい ることを見出した.これは冗長 ADC 設計で (回路構成にも依存するが),上位ビット生成 回路でのノイズやコンパレータオフセットの要 求を緩和できることにもつながる.

## 謝辞

この研究は科学研究費 基盤(C)21K04190 の支援を受けて行われた.

#### 参考文献

- [1] 小林春夫「ディジタルアシストADCの統 一理論へむけての一考察」応用科学学 会誌 電子回路研究, vol.24, no.1, pp.8-11 (2011).
- [2]高橋洋介,趙楠,傘 昊,三田大介,八木拓 哉,小林春夫「パイプライン ADC デジタ

ル自己校正アルゴリズム」FTC 研究会, 長崎(2008年1月).

- [3] T. Ogawa, H. Kobayashi, Y. Takahashi, N. Takai, M. Hotta, H. San, T. Matsuura, A. Abe, K. Yagi, T. Mori, "SAR ADC Algorithm with Redundancy and Digital Error Correction," IEICE Trans. Fundamentals, vol.E93-A, no.2, pp. 415-423 (Feb. 2010).
- [4] T. Ogawa, H. Kobayashi, M. Hotta,Y. Takahashi, H. San, N. Takai, "SAR ADC Algorithm with Redundancy," IEEE Asia Pacific Conference on Circuits and Systems, Macao, China (Dec. 2008).
- [5] Y. Kobayashi, H. Kobayashi, "Redundant SAR ADC Algorithm Based on Fibonacci Sequence," Advanced Micro-Device Engineering VI, Key Engineering Materials, pp.117-126 (2016).
- [6] 早川晃,趙楠,堀田正生,小林春夫「高 性能逐次比較 AD 変換器アーキテクチ ャ」電気学会,電子回路研究会,桐生 (2006年3月).
- [7] S. Shimokura, M. Hotta, Y. Takahashi, N. Zhao, H. Kobayashi, "Conversion Rate of SAR ADC with Digital Error Correction," IEEJ International Analog VLSI Workshop, Limerick, Ireland (Nov., 2007).
- [8] M. Hotta, A. Hayakawa, N. Zhao, Y. Takahashi, H. Kobayashi, ``SAR ADC Architecture with Digital Error Correction," IEEJ International Analog VLSI Workshop, Hangzhou, China (Nov.2006).
- [9] 小川智彦,小林春夫,高橋洋介,傘 昊,堀 田正生「冗長性をもった逐次比較近似A D変換アルゴリズム - 3個の比較器を持 つ場合-」,電子情報通信学会,第21回 回路とシステム(軽井沢)ワークショップ (2008年4月).
- [10] H. Kobayashi, T. Mizuta, K. Uchida,H. Matsuura, A. Miura, T.Yakihara, S.

Oka and D. Murata, "A High-Speed 6-bit ADC Using SiGe HBT," IEICE Trans. Fundamentals, vol. E81-A, no. 3, pp.389-397 (March 1998).

[11] H. Kobayashi, T. Mizuta, M. Kimura, K. Uchida, T. Tobari, H.Matsuura, K. Kobayashi, A. Miura, T. Yakihara, S. Kobayashi, M. Yamanaka, S. Oka, T. Fujita, A.Nakajima, D. Murata and M. Morimura, "High-Speed ADC Systems with HBTs for Measuring Instrument Applications," Computer Standards & Interfaces, Elsevier Publishers, vol.22, no.2, pp.121-140 (June 2000).

- [12] H. Kobayashi, H. Sakayori, T. Tobari, H. Matsuura, "Error Correction Algorithm for Folding/Interpolation ADC," IEEE International Symposium on Circuits and Systems, Seattle (May 1995).
- [13] 塚田敏郎,高木克明,喜田祐三,永田 穣「自己校正形高精度 MOS・A/D 変換 器」電子通信学会論文誌 C,66 号,pp. 797-804 (1983年11月).
- [14] B. Razav, Principles of Data Conversion System Design, IEEE Press (1994).