

ECT-08-39

タイムデジタイザを用いた AD変換器の展開と高性能化

2008.03.27

小室貴紀(アジレント・テクノロジ・インターナショナル)
清水一也 ○真鍋亘 小林春夫(群馬大学)



アウトライン

- 研究背景
- 時間領域AD変換器
 - 構成と動作
 - 誤差要因の検討
- 時間領域AD変換器の実現法
- 等価時間サンプリングへの応用
- まとめ


アウトライン

- 研究背景
- 時間領域AD変換器
 - 構成と動作
 - 誤差要因の検討
- 時間領域AD変換器の実現法
- 等価時間サンプリングへの応用
- まとめ


研究背景

参考文献:[1] ITRS 2006

Technology loadmap



Technology loadmap





□ プロセス微細化 ⇒ 高速動作

耐圧低下 ($V_{dd} \rightarrow$ 小), ドレイン抵抗 → 小

微細化 : 従来手法のアナログ回路設計 ⇒ 困難

微細CMOSにおけるアナログ回路




アナログ回路


↓

面積縮小できない
→コストが高くなる

(0.35um:1)





Chip area



Chip cost


参考文献:[2],[3]

微細CMOSでのAD変換器の実現法



微細CMOSアナログ
高性能化のためのパラダイムシフト

アナログ信号: \rightarrow デジタル信号端遷移:
電圧分解能 \rightarrow 時間分解能



時間分解能を利用したADCの提案

アウトライン

- 研究背景
- 時間領域AD変換器
 - 構成と動作
 - 誤差要因の検討
- 時間領域AD変換器の実現法
- 等価時間サンプリングへの応用
- まとめ

時間領域AD変換器の概要

- 時間領域で**AD**変換
- アナログ最小、デジタルリッチ

微細化 ⇒ 高性能化
⇒ 小面積化
⇒ 設計変更:少


- ・プロセスポートアビリティが良い
- ・微細化のトレンドに合致

- 同期型 (Uniform sampling)
T/H, 同期サンプリング
- 非同期型 (Non-uniform sampling)
T/Hなし, 非同期サンプリング

提案AD変換器(同期型)の構成


変調部:デジタル回路

⇒ 時間領域でAD変換




- ・トラック/ホールド (**T/H**)
- ・基準信号発生回路 (**Vref**)
- ・コンパレータ
- ・**TDC (Time-to-Digital Converter)**

提案AD変換器(同期型)の動作原理



サンプリング:クロックに同期

時間情報から電圧値への変換



時間 t を測定


↓
入力信号の振幅

基準余弦波 :

$$V_{ref}(t) = A_{ref} \cos\left(2\pi \frac{t}{T}\right)$$

$$= A_{in}(t)$$

基準余弦波の振幅




Ain:入力振幅
Aref :基準余弦波振幅
fref :基準余弦波周波数

半周期で1点サンプリングする場合の動作


両端点：スルーレートがゼロ

Ain=1, Aref=1.2と設計



基準余弦波の位相

Ain=1, Aref=1.2



基準余弦波の位相条件

許容位相誤差

$$\pm \arccos(A/A_{ref})$$


許容時間誤差

$$\pm \frac{\arccos(A/A_{ref})}{2\pi * f_{ref}}$$

Ain=1, Aref=1.2

⇒サンプリング周期の±9.32%

提案AD変換器(非同期型)の動作原理





Non-uniform sampling

- ・T/H不要 (アナログ回路削減)

サンプリング: クロックに同期してない

(入力信号に依存)




提案AD変換器(非同期型)の 基準余弦波信号の位相条件


□ 基準クロックと基準余弦波の許容位相誤差

時間情報→電圧変換する時


位相情報を測定




動作時の基準余弦波の位相条件なし
(キャリブレーション可能)



信号帯域について



Uniform Sampling ADC




Non-Uniform Sampling ADC

⇒ ナイキスト周波数以上の入力信号について考える

動作の違いによるサンプリングデータ

V_{in} : ナイキスト周波数以上の繰り返し信号





Uniform Sampling ADC

fin < fref/2

fin=1.2476MHz
fref=10MHz

fin > fref/2

fin=8.7524MHz
fref=10MHz



高周波は折り返され低周波に見えてしまう

Non-Uniform Sampling ADC

fin < fref/2

fin=1.2476MHz


fref=10MHz

fin > fref/2


fin=8.7524MHz

fref=10MHz

Sampling Data_Nonuniform



Sampling Data_Nonuniform



帯域 : **fref/2**で考える ⇒ ランダムノイズに見える

アウトライン


- 研究背景
- 時間領域AD変換器
 - 構成と動作
 - 誤差要因の検討
- 時間領域AD変換器の実現法
- 等価時間サンプリングへの応用
- まとめ

AD変換器の誤差要因の考察

- [A]TDCのジッタ
- [B]コンパレータの不完全性
- [C]時間→電圧変換時の
基準余弦波の位相誤差



[A] TDCのジッタによるAD変換器への影響





[B] コンパレータの不完全性

- [B1]オフセット
- [B2]ヒステリシス
- [B3]オーバードライブ
- [B4] CMRR (Common Mode Rejection Ratio)
- [B5]伝播遅延(T_{pd})の温度依存性




⇒ ADCの非線形性につながる

[B1] コンパレータのオフセット



差動ペアのミスマッチ等 \Rightarrow スレッショルドがずれる

[B1] コンパレータのオフセットの影響のシミュレーション




オフセット電圧: **10[mV]**

Condition

TDC_resolution: 10ps

fref=1MHz

fin=62.378kHz



SINAD=83.0dB

ENOB=13.5bit


THD=-112.1dB

SNR=83.0dB

SFDR=110.0dB


[B1]コンパレータのオフセットキャンセル

入力レベル⇒GND




DCオフセットを測定 ⇒ 補正


Power Spectrum-Uniform Sampling



Power Spectrum-Uniform Sampling





[B2]コンパレータのヒステリシス



⇒ TDCで測定するタイミングのエラーとなる

[B2]コンパレータのヒステリシスの影響(同期型)





コンパレータ出力: Low → High

立ち上がりのヒステリシスが影響

AD変換結果 → DCオフセット

[B2]コンパレータのヒステリシスによる影響の時間領域での補正



⇒ ヒステリシスによる時間誤差を算出

- { サンプリングした時間データ
- 基準余弦波の式

$$\Delta t_{error} = \left(\frac{V_{hys}}{\Delta V / \Delta t} \right)$$


時間→電圧変換時 ⇒ キャリブレーション

[B2]コンパレータのヒステリシスによる影響のキャリブレーション

TDC_resolution:10ps


fref=5MHz

fin=311.89KHz



SINAD=34.0dB
ENOB=5.4bit


THD=-96.2dB
SNR=34.0dB
SFDR=34.0dB



SINAD=67.1dB
ENOB=10.8bit

THD=-91.9dB
SNR=67.1dB
SFDR=92.1dB


[B3]コンパレータのオーバードライブ



オーバードライブの違いによって伝播遅延が異なる

[B3]オーバードライブの違いによる 伝播遅延誤差

⇒ 市販のコンパレータの値でADCに与える影響を見積もる




MAX9600 (MAXIM)

Dual ECL and Dual/Quad PECL, 500ps,
Ultra-High-Speed Comparator



{ オーバードライブ : 10~100mV
伝播遅延 : 515~500ps

伝播遅延誤差 : 15ps


[B2,B3]ヒステリシスとオーバードライブの影響の解決法



- ・時間軸の誤差を小さくする




[C]時間情報から電圧変換時の基準余弦波の位相誤差による影響



[C]基準余弦波の位相の測定

DC信号を入力

(同期型、非同期型どちらでも可)



クロスする2点の時間を測定

基準余弦波がピークとなる時間

$$\frac{t_1+t_2}{2}$$

$$t = \frac{t_1+t_2}{2}$$




基準余弦波の位相 : $\theta = \pi$

アウトライン


- 研究背景
- 時間領域AD変換器
 - 構成と動作
 - 誤差要因の検討
- 時間領域AD変換器の実現法
- 等価時間サンプリングへの応用
- まとめ

基準余弦波信号発生回路

デジタル入力信号



基準余弦波信号の周波数と分解能の関係




$$\text{Resolution} = 20 * \log_{10} \left(\frac{V_{\text{input}}}{\Delta V_{\text{max}}} \right) [\text{dB}]$$

$$\Delta V_{\text{max}} = 2\pi * A_{\text{ref}} * f_{\text{ref}} * \Delta t$$


■ サンプリング周波数を上げる

→ 基準余弦波の周波数を上げる




ADCの分解能：荒くなる

(∴ スルーレートが高くなり、一定時間分解能における ΔV が大きくなる)



マルチフェイズサンプリング

⇒ 多相で動作（インターリーブ動作）



マルチフェイズサンプリング

■ サンプリング周波数3倍

1相動作時 : $f_{ref} \rightarrow 3$ 倍

分解能 : **9.5dB**下がる


3相動作時 : f_{ref} :一定

分解能: 一定

· $f_{ref} \rightarrow 3$ 倍 $\Rightarrow \Delta V_{max} \rightarrow 3$ 倍

$$\text{Resolution} = 20 * \log_{10}(1/3) = -9.54\text{dB}$$

1相動作と3相動作の比較



一定サンプリング周波数で見ると
9.5dB程度改善


アウトライン

- 研究背景
- 時間領域AD変換器
 - 構成と動作
 - 誤差要因の検討
- 時間領域AD変換器の実現法
- 等価時間サンプリングへの応用
- まとめ

等価時間サンプリング

ランダム・サンプリング法

→ サンプリング・オシロスコープ、LSI テスター






時間領域ADCの 等価時間サンプリングへの応用

- 等価時間サンプリング(ランダムサンプリング)
→ トリガからサンプリングタイミングの時間測定
- 時間領域ADC → TDCで時間測定
TDC回路が共用できる
- 等価時間サンプリング → 波形の再合成
時間領域ADCの非同期データを同期化する必要なし
- 多相化でサンプリングタイミングのランダム化の可能性
→ 波形収集の効率化が期待できる



時間領域ADCの多相動作による 等価時間サンプリング


(単純正弦波入力1…fref=7[Hz] × 3、fin=25[Hz])



ナイキスト周波数以上を
サンプリングした場合、
ランダムノイズのように見える


時間領域ADCの多相動作による 等価時間サンプリング

(単純正弦波入力2…結果拡大、補間後と比較)




時間領域ADCの多相動作による 等価時間サンプリング

(単純正弦波入力3…補間データのFFT結果)




時間領域ADCの多相動作による 等価時間サンプリング

(混合正弦波入力1… fref=7[Hz] × 3、fin=5+25[Hz](5倍の高調波))




時間領域ADCの多相動作による 等価時間サンプリング

(混合正弦波入力2…結果拡大、補間後と比較)



時間領域ADCの多相動作による 等価時間サンプリング

(混合正弦波入力3… FFTで入力の5倍の高調波も確認)



アウトライン

- 研究背景
- 時間領域AD変換器
 - ・構成と動作
 - ・誤差要因の検討
- 時間領域AD変換器の実現法
- 等価時間サンプリングへの応用
- まとめ

まとめ

- 電圧領域 ⇒ 時間領域: パラダイムシフト

時間領域

⇒ デジタルリッチな回路構成

CMOS微細化



高性能化


小面積化

- {
 - 時間領域ADCの提案
 - 誤差要因の検討
 - 等価時間サンプリングへの応用

参考文献


- [1] ITRS2006 (<http://strj-jeita.elisasp.net/strj/>)
- [2] A.Matuzawa,"RF-SoC-Expectations and Required Conditions",
IEEE Tran.On Microwave Theory and Techniques,
Vol.50,No.1,pp.245-253,Jan.2002.
- [3] http://enr.smu.edu/~pgui/EESeminar/2006-10-03_smu_drp_talk.pdf

ADCを用いたTDCの動作



$$\frac{dV}{dt} = \frac{I_{ref}}{C}$$


tpw = Δt1 + n*T - Δt2



アンダーサンプリング

等価時間サンプリング

(繰り返し信号)



インターリーブADC


動作速度とパワーの関係

$$\left\{ \begin{array}{l} T_{pd} = \frac{K}{V_{dd}} \quad \rightarrow \text{スピード} \propto V_{dd} \\ P = fCV_{dd}^2 \quad \rightarrow \text{パワー} \propto V_{dd}^2 \end{array} \right.$$

$V_{dd} \rightarrow 1/2$


$$\left\{ \begin{array}{l} \text{スピード} \Rightarrow 1/2 \\ \text{パワー} \Rightarrow 1/4 \end{array} \right. \quad \begin{array}{l} \text{速度を落として、インターリーブ動作:} \\ \Rightarrow \text{低消費電力} \end{array}$$

非同期サンプリング方式の分類




非同期サンプリング方式の違いによる等価時間サンプリング結果の違い


[A] 片周期一回サンプリング




[B] 兩周期一回サンプリング



[C] 片周期複数回サンプリング



[D] 兩周期複数回サンプリング

(1)各方式での
非同期サンプリング結果(2)一周期への
重ね書き結果(3)各方式での非同期サンプリングを
長時間行なった場合の
重ね書き結果