変調 ADC を用いたモータ駆動用 ディジタル信号処理方式の検討

小堀康功*,古谷哲也*,山田佳央*,佐藤友治*,田浦哲也*,森偉文樹*,光野正志*,

小林和幸*,小林春夫*,鴻上康彦**、黒岩洋**、黒澤稔**

Digital Signal Processing for Motor Driving with Delta-Sigma Modulated ADC

Yasunori KOBORI , Tetsuya FURUYA, Yoshihisa YAMADA, Tomoharu SATO, Tetsuya TAURA, Ibuki MORI,

Masashi KONO, Kazuyuki KOBAYASHI, Haruo KOBAYASHI,

(Gunma University)

Yasuhiko KOKAMI, Hiroshi KUROIWA, Minoru KUROSAWA (Renesas Technology)

* Electronic Engineering Department, Faculty of Engineering, Gunma University 1-5-1 Tenjin-cho, Kiryu, Gunma Japan 376-8515

** System Solution Business Unit, 1 System Solution Business Group, Renesas Technology Corp. 111 Nishiyokote-machi, Takasaki, Gunma Japan 370–0021

Abstract – This paper propose a new control method for the VCM (Voice Coil Motor) of the HDD (Hard Disc Drive) with a Delta Sigma Analog-to-Digital converter and digital Delta Sigma bit converters. In the ADC, the sense voltage of motor current is converted to 2 bits data with 25MHz over-sampling method. This data is added with 16 bits motor controlled digital signal and then it is converted to 2 bits data. After some digital signal processing, the data is down sampled to lower frequency after decimation filter. Then it's transferred to the PWM pulses for driving VCM. To reduce the number of gates without degrade the error level, LUT (Look Up Table) and the 2 bits converters are used at many circuit blocks.

キーワード:モータ駆動、ディジタル制御、ADC、 変調、ビ Keywords: Motor Driving, Digital Signal Processing, ADC,

1.まえがき

HDD (Hard Disk Drive)では高精度高密度な磁気ディ スクを用いて、そのデータの書き込み/読み出しには高精 度なトラッキング制御技術が用いられている。つまりデー タが記録されたトラックに、高精度に磁気ヘッドを追従制 御させる必要がある。近年のトラック幅は数100nmと狭く、 今後更なる高密度化でより狭トラックへと進化していく。 磁気ヘッドは図1の駆動形態であり、ボイスコイルモータ VCMと呼ばれる回転制御形のモータで、磁気ヘッドを先端 に搭載するアームの部分を回転制御する。電流負帰還回路 により、VCM 電流を制御信号に高精度に追従させる。

このような高精度制御の要求に対して、現状のアナログ 制御方式による VCM 電流制御方式では、制御信号の DAC 熱雑音や電源・GND ノイズ、さらにはモータ駆動電源のノ イズなどにより、もーた電流ノイズも限界に近くなってき た。そこで、DAC を制御部を最終段に移動し、アナログ部 を極力減らしてノイズ低減を図る。ディジタル化には 変調 ADC を用いることとして、この場合、ADC や演算部 での量子化誤差が最大の問題となり詳細検討した。

変調、ビット変換処理 ADC, Modulation, Bit Transfer

> ここではマイクロコンピュータからの制御信号に追従し てモータ電流を制御し、そのモータ電流の帯域内ノイズの 低減を検討する。シミュレーションにより、モータ電流の 検出出力をディジタル化、演算処理して DAC することに より、最終のモータ電流ノイズを低減できる見通しを得た ので報告する。

2 . 変調 ADC によるディジタルモータ駆動方式 2.1 従来アナログ制御方式

HDD における磁気ヘッド制御システムの全体構成は図2であり、システムコントローラからのディジタル「モータ電流制御値」に対して、「モータ電流制御駆動回路」は忠実に「モータ電流」を流すように動作する。つまり、図のようにセンス抵抗によりモータ電流を検出し、この検出電圧と「モータ電流制御値」が等しくなるように、広帯域の負帰還制御を施している。

図2の従来回路構成では、このディジタル制御値をDAC によりアナログ値に変換した後、電流検出信号と比較し、 さらにモータインピーダンスの補正回路を介して、モータ 駆動アンプに送られる。このモータ駆動アンプでは、正負 2つの増幅器により、モータを制御駆動していた。

この回路構成では、アナログ信号処理部およびDACでの1/f ノイズ、熱雑音の影響が大きく、また電源ノイズの影響も無視できない存在になる。また、他のモータ駆動による影響で、モータ駆動用アンプの電源ノイズも大きく、この影響にも配慮が必要である。

2.2 変調 ADC によるディジタル制御方式

今回、図3のように信号処理の大部分をディジタル化し てノイズ低減を図った。つまりセンス抵抗による電流検出 部分にADCを採用し、「モータ電流制御値」との比較や補 正回路をディジタル信号処理として、更にモータ駆動回路 として PWM 回路方式を採用した。ここで単純なディジタ ル化では性能劣化するので、オーバーサンプリングによる デルタシグマ変調 ADC を採用した。従来の初段 DAC で発 生する抵抗熱雑音や電源からのノイズの除去を試みた。

提案ディジタル制御方式においては、オーバーサンプリ ング(Fs=25MHz)によるデータ処理を、PWM 周波数 (0.78MHz)に変換するためのデシメーション・フィルタ が必要である。このフィルタの位置として、図4、図5の ように2方式を検討した。つまり図4では ADC の直後で 演算処理の前にフィルタを置いて、周波数を下げて演算処 理を施す。(この方式をフロントDF方式と呼ぶこととする) このフロント DF方式では高精度なフィルタが必要である と共に、その後のディジタル演算においては常に16ビット 演算を必要とする。一方、図5においては、デシメーショ ンフィルタを最終段の PWM 変換器の前に配置している。 (この方式をリア DF方式と呼ぶこととする)この場合、 各演算処理部でのビット低減を測るべく、各部で2ビット デルタシグマ変換を用いる。途中演算の丸め誤差を、デル タシグマ変調によりノイズシェーピングして低減を図る。

3. 変調 ADC による制御特性

3.1 フロントDF制御方式と回路構成

図4に示したフロント DF 方式における注目すべき回路 は、 変調 ADC 回路とデシメーションフィルタ(LPF+ ダウンサンプリング)である。これらの回路は両方式で利 用されているが、ここで詳細に説明する。またこれ以外の 演算処理においては、基本的に16ビット演算であり、回 路構成的な素子数低減の検討はしないこととする。

(1) 変調 ADC 回路の構成と特性

センス抵抗により検出されたモータ電流は、ローノイズ アンプにより増幅されて、図6のブロック図で示される2 次2ビット構成の 変調 ADC に入力される。ここで入 力信号は、25MHz クロックで2ビットにディジタイズされ る。この出力はラッチされた後、DACでアナログ変換さ れ、入力信号と2段構成で加算される。各加算の後には、 オペアンプによるアナログ積分器が設けられ、ここでディ ジット誤差が2段積分されて、最終的なノイズシェーピン グを実現している。この回路は、等価的に図7のブロック 図で表わされる。ここで Z⁻¹ はサンプルホールドを示 し、図のループ構成でディジタル積分器として動作する。 図6ではアナログ積分器で構成されるが、前段のラッチに より離散化されるので、ディジタル表現で扱う。このとき、 出力信号Yには、次式(1)のように信号成分Xと、ディ ジット誤差Nがシェーピングノイズされて含まれる。この 周波数特性は図8であり、周波数が十分低い場合では、近 似式(3)で表わされ、周波数の4乗に比例してノイズは低 減される。

$$Y = X + (1 - z^{-1})^2 \cdot N$$
 (1)

$$Y = X + (1/6)SIN^4 (f/Fs) \cdot N$$
 (2)

 $= X + (f / Fs)^{4} / 6 \cdot N$ (3)

(2)デシメーション・フィルタ(DF)の構成

オーバーサンプリングで処理されたディジタル信号を、 低周波クロックでダウンサンプリング(DS)する場合、通 常折り返しノイズの影響で、クロックの半分の周波数以上 の信号成分を十分に減衰した後サンプリングする必要があ る。そこでデシメーション・フィルタでは LPF+DS の構 成とし、LPFに十分な減衰特性を持たせたい。ところが、 この LPF は一般に素子数が多くなり、少ない素子数で再考 の低減効果を出す必要がある。

そこで、IIR (Infinite Impulse Response) フィルタ やCIC (Cascaded Integrator Comb)フィルタを多種に わたり検討した.。結局、同一素子数ではCICフィルタと チェビシェフ・フィルタが最も効果的な特性を持つことが 判明した。採用したCICフィルタは図9の構成で、1段 構成、2セクションであり、前段に積分回路を2段、後段 に微分回路を2段の構成であり、その中間でダウンサンプ リングする。

(3) ループ伝達特性

VCMのモータ電流応答特性は高速応答が望まれるが、 ステップ応答時のオーバーシュートは好ましくない。した がってループ特性を測定の際には、位相補償回路のゲイン を調整して測定する。デシメーション・フィルタ内LPF の遮断周波数を 300kHz、間引き率を1:32 として、ステ ップ応答特性を図 10 のように調整して遅延特性を確認し た。図 11 に示すように、入力制御信号から出力モータ電流 までのクローズドループ遅延特性は4.5 μs であった。なお、 リアDF方式においても、ほぼ同等の特性を得ている。

3.2 リア DF 制御方式と素子数低減

リアDF方式においては、2ビット変換による演算回路 の低減と、演算丸め誤差のノイズシェーピングを目指して いる。デジタル2ビット変換によりやや素子数が増加する ので、各構成ブロックに対して検討する。

(1) 全体回路構成とノイズ源

図5のリア DF 方式のブロック図において、2次2ビット 変調 ADC の後に、制御信号(16ビット)と加算 される。ここで次段の位相補償回路の掛算器を軽減するた めに、加算後に2次 変調を施して、2ビット信号に変換(2BTと略す)する。さらにディジタル位相補償回路の出力も2次 変調を施して、2ビット信号に変換する。 この結果、デシメーションフィルタの入力は2ビット信号であり、フロントDF方式と同様の回路構成となる。

デシメーションフィルタにより、16 ビット 780 k Hz の 信号に変換された信号は、7 ビット PWM 信号に変換する にあたり、丸め誤差を低減すべく2次7 ビット・ 変調 (7 B T と略す)を施す。PWM パルス信号はドライブ回 路を介して、直接モータコイルに印加される。モータのL P F 効果で高域成分は平滑化されるが、実際には多くの高 域成分電流が残る。

(2)2次Nビット 変換(NBT)

マルチビット信号(Mビット)をNビット信号に変換す る場合、単純なビット落としでは丸め誤差が増大する。そ こでデジタル 変換を用いて、帯域内のノイズを少なく してNビットに変換する。構成ブロックは図7の2次2ビ 変調ADCと同一構成で表わされるが、実際の回 ミア 路は図12の構成であり、ADCやDACは不要である。つ まりビット変換部分 N は、単に N ビット信号を取り出すの みで、この信号をラッチして出力すると共に帰還する構成 である。ここで、ラッチ信号を出力信号としたのは、多段 従属接続によるレーシング現象を防ぐためである。この場 合、遅延時間が気になるが、実際にはクロック周期は 40ns であ り、数段では問題ないと考えられる。なお、デジタル積分 器は、ブロックのように単純なラッチと加算器によるルー プ構成で実現できる。

(3) 位相補償回路

図3に示した位相補償回路は、モータのインピーダンス の極を相殺して、直線的な積分特性を持たせるものであり、 次の特性式で表される。

アナログ回路ではこのままの特性で実現できるが、図4、 図5のデジタル回路においては離散系であり、双一次変換 式を用いてZ変換して回路を構成する。

双一次変換:
$$s \frac{2}{Ts} \frac{1 - z^{-1}}{1 + z^{-1}}$$
 (4)

G (z) = K1 (1 +
$$\frac{K2 \cdot z^{-1}}{1 - z^{-1}}$$
) (5)

式(5)は図13(A)のように構成でき、その伝達特性は(B) のように比例 積分特性(PI制御)である。

4.素子数低減とノイズレベルの検討

4.1 回路構成による素子数低減検討

ディジタル信号処理においては、割算器や掛算器・係数 器の素子数が非常に大きく、加減算器やラッチ・シフトレ ジスタおよびルックアップテーブル LUT は比較的少ない 素子数で構成可能である。そこでリア DF 方式における各 ブロックの素子数低減を検討した。

(1) 位相補償回路

位相補償回路の構成は、2個の係数器を有する。しかし ながら入力ビット数は2ビットであり、容易にLUTで実現 できることが分かる。さらに2つの係数の精度はモータコ イルのインピーダンスのおおまかな補償であり、非常にバ ラツキが大きく低い精度でも十分である。実際には多種の VCMに対応できるように、2つの係数は外部より設定可 能とするので、各4ビット精度でも十分と考えられる。 (2)CICフィルタ

デシメーション・フィルタに使用する LPF を比較した場 合、チェビシェフフィルタに比較して、CICフィルタは 遅延時間がやや短く、構成素子数を少なく抑えることがで きそうである。前段2個の積分器での飽和が心配され、ビ ット数の増大が懸念されるが、掛算器を必要としないこと より素子数的には問題ないと判断した。

4.2 ビット制限によるノイズレベル

デジタル・システム全体で最もノイズ感度が高い部分は、 初段の 変調 ADC 部分である。一方、最もノイズを発 生する部分は、最終段の7ビット PWM 回路である。特に デジタル演算回路においては、実際の回路では最大16ビ ットを想定しており、シミュレーションのフルビット演算 結果とは大きく異なる。そこで各部のビット制限によるノ イズレベルを検討するにあたり、対象ノイズ以外の演算処 理部分の精度を十分高くとり、電流ノイズに及ぼす影響で 比較検討する。

(1)2次 変調ADCのノイズ

変調 ADC で発生するノイズは、ループゲインに無 関係にそのノイズレベルがそのまま出力ノイズとなる。し たがって2次2ビット 変調 ADC では図7のノイズが 初段に発生し、50kHz以上の高域ではデシメーション・フ ィルタの LPF 特性で決定される。

一方、加算部分や積分部分はアナログ信号であり、演算 による丸め誤差は発生しない。したがってADC部分のビ ット数が大きくノイズレベルに影響する。つまり他の部分 で発生するノイズの影響が大きく全体ノイズレベルが仕様 を満たせば、ADC部分を1ビット化することも可能であ る。この場合、全体のノイズレベルは6dB高まるので、実 機による確認が好ましい。一方、他の部分でのノイズに比 較してADCノイズが大きい場合は、ADCを3dBに高め てノイズレベルを下げる必要がある。この場合、ADCはア ナログ回路であり、素子面積はかなり大きくなる。

(2) 位相補償回路のノイズ

位相補償回路は図 13 の構成であり、積分器と加算器にお いてビット制限される。加算器の出力にて17ビット以降 を削除した場合、次式の丸め誤差が発生する。ここで位相 補償回路は積分特性を有し、低域で高利得を有する。した がってこの丸め誤差による帯域内ノイズは、積分特性で改 善される効果が期待できる。

N_P=E / 2¹⁷

(6)

ここで、積分器や加算器のビット数を(16+P)ビット に増加させた後2ビット変換した場合、丸め誤差は1/2^P に減少される。この減少した丸め誤差ノイズに、2BTの変 換ノイズが加算される。この結果、プロック毎に丸め誤差 を減少すると共に2ビット変換を実現でき、演算ビット数 を徐々に増加していく必要はない。なお、フロント方式に おいては丸め誤差は蓄積され、この改善には演算段数が重 なるにしたがってビット数を増加させる必要がある。一部 のビット数を増加させても積極的に改善する手法は困難で ある。

(3) デシメーション・フィルタのノイズ

25MHz サンプリング・レートから 0.78MHz ヘダウンサ ンプリングするにあたり、折り返しノイズを除去すべく十 分な LPF を施す。この LPF の特性は非常に重要であり、 フィルタ効果が不十分だと、折り返しノイズが帯域内に重 畳されて電流ノイズが増加する。一方、同一次数でフィル タ効果を高めるには、遮断周波数を低くすれば良いが、ル ープの応答特性が劣化する。

CIC フィルタは図9の構成であり、前段に2次の積分器 を有する。入力は2ビットであるが、積分器のデータ値は 低周波成分に対して膨大な数値になる。実際にはループ特 性によりデータ値は抑えられるが、演算精度を高めるには 多くのビット数が必要となる。実際には積分器のビット数 をある程度で制限し、最終出力で16ビットに制限される。 その後7BT により PWM 用7ビットに変換するが、LPF 出力を数ビット増加させることにより誤差は大きく改善さ れる。

(4)7BT・PWM 変換とノイズ

デシメーション・フィルタの出力は 16 ビット信号であり、 これを 7 BT により PWM 変換用の 7 ビットに変換する。 この場合の発生ノイズは 1/2¹⁴ に低減され、特に問題ない と判断できる。

ー方、PWM 変換部では 1/2⁸ のノイズが発生する。十分 低域(1kHz 以下)では問題ないが、1~50kHz では大きく 影響する。検討の結果、従来ノイズレベルより改善するに は、この PWM ビット数が大きく影響しており、8~9 ビッ トが必要であると思われる。なお通常の 10 ビット DAC の 採用により、この問題は回避できる。

5.電流ノイズレベルの検討結果

以上の検討結果により、各部の構成や一部のビット制限 およびノイズ特性を変えながら、最終的なモータ電流ノイ ズの周波数特性を検討した。

(1)従来アナログ制御方式の電流ノイズ

従来のアナログ制御方式における、実測電流ノイズのス ペクトラム特性を図 14 に示す。基本的なノイズレベルは約 - 115dB であるが、スピンドルモータに起因する 100Hz、 300Hz 程度のノイズが大きく、最終的には - 110dB のノイ ズレベルであった。一方、50kHz 以上におかるノイズ減衰 率は - 40dB/dec であり、急峻なアナログ LPF が用いられ ていることがわかる。なお、50kHz 以上のノイズ電流に対 しては、VCM は全く応答することがなく問題ない。

(2)フロント方式とリア方式の比較

両方式において、同一のデシメーション・フィルタおよ びビット制限を施して、電流ノイズレベルをシミュレーシ ョン比較した。比較結果を、図 15、図 16 に示す。このシ ミュレーションでは電流センスアンプへの飛び込みノイズ や電源・グランドラインへのノイズは現れないが、ディジ タル部でのノイズレベルで比較評価する。

フロント方式では、全体のレベルは - 140dB に近く十分 に低いと次判断できる。しかし、10kHz 以下の低域レベル では改善効果が少なく、リア方式に比較してノイズ低減効 果は5 dB 以上低下している。一方、リア制御方式では、 20kHz 以上のノイズレベルは - 135dB 以下と低いが、フロ ント方式に比較して5 dB ほど大きい。しかしビット変換効 果が現れ、10kHz 以下では - 150dB 以下と十分な効果が期 待できる。全体的に見て、両制御方式はほぼ同等と見なせ る。更なる詳細を検討するには、全体の実配線を想定した シミュレーションが必要である。

6.まとめ

アナログ制御から 変調 ADC を活用したディジタル 制御方式の高精度 VCM 電流制御方式を検討した。ADC に 2次2ビット 変調を採用し、オーバーサンプリング周 波数 25MHz とした。ADC 直後、あるいは DAC 直前のデ シメーション・フィルタ方式においても、十分にノイズ・ シェーピングできる。また位相補償回路で低域ゲインを確 保した後デシメーション・フィルタを施すことにより、ル ープ特性によるノイズ低減効果と、フィルタ構成の簡単化 を図った。この結果、シミュレーションにより、帯域 50kHz にて - 135dB 以下のノイズレベルと、10kHz 以下では -150dB の低ノイズ特性を期待できる制御方式を開発した。

参考文献

- [1] 山崎芳男、"AD/DA 変換器とディジタルフィルタ",日本 音響学会誌 46 巻 3 号 (1990)
- [2] 瀬川将宣、樋口俊郎、黒澤実、岡宏一、"1 ビットディ ジタル信号処理を用いた制御システム", SIC, 109 M-2 (1994)
- [3] 東條啓一郎、黒澤実、岡宏一、樋口俊郎,"1ビットディ ジタル信号処理と情報量についてのシミュレーショ ン",電学論D、118巻5号(1998)
- [4] 折野裕一郎、黒澤実、片桐崇," 変調による1ビット ディジタル信号の乗算手法",2002 年電子情報通信学 会基礎・境界ソサイエティ大会、A-1-2 (2002)
- [5] Yasuyuki Matsuya, Kuniharu Uchumura, Atsushi Iwata, Tsutomu Kobayashi, Masayuki Ishikawa and Takeshi Yoshitome, "A 16-bit Oversampling A-to-D Conversion Technology Using Triple-Integration Noise Shaping" IEEE, ISSCC, vol.SC-22 (1987)



図 1 HDD の内部構成





図3 提案回路:ディジタル VCM 制御方式







図10 ステップ応答(ゲイン調整後) (制御信号に対するモータ電流)



クローズド・ループ遅延特性 図11



図 12 2次 N ビット変換







図 16 リア方式の電流ノイズ (シミュレーション)