



新世代アーキテクチャが アナログ・デバイスを変える

群馬大学大学院 工学研究科 電気電子工学専攻
小林春夫

連絡先: 〒376-8515 群馬県桐生市天神町1丁目5番1号
群馬大学工学部電気電子工学科
電話 0277 (30) 1788 FAX: 0277 (30)1707
e-mail: k_haruo@el.gunma-u.ac.jp



内容

- ナノCMOSと新アナログ
- 新アナログの展開
- 新アナログの医療ICへの応用
- まとめ




内容

- ナノCMOSと新アナログ
- 新アナログの展開
- 新アナログの医療ICへの応用
- まとめ


半導体はナノの時代へ

参考文献:[1] ITRS 2006

Technology loadmap



Technology loadmap



□ CMOSプロセス微細化 ⇒ 高速動作 (時間領域:分解能向上)

耐圧低下 ($V_{dd} \rightarrow$ 小), ドレイン抵抗 \rightarrow 小

ナノCMOSでのアナログの パラダイムシフトの必要性

■ 近年、LSIの超大規模化・超微細化

■ デジタル回路


- ・チップ面積縮小
- ・高速動作
- ・低消費電力



必ずしも微細化の恩恵
を受けるわけでない

■ 従来アナログ回路

- ・素子ばらつきが増大
- ・低電圧化によるSNR劣化



- ・短チャネル効果
- ・狭チャネル効果
- ・スレッショルド電圧ミスマッチ
- ⋮

半導体プロセスと回路

— 目的と手段 —

「デジタルは半導体プロセス微細化のトレンドに適合。
アナログは適しているとは限らない。」



半導体ロードマップの呪縛にかかった発想・表現

半導体プロセスの微細化はデジタルの低消費電力・
高速・高集積化・低コスト化のために行う。

デジタルでメリットなければ半導体微細化をする理由なし。



微細化プロセスでもデジタルは必ず動く、高性能・低コスト。

デジタル・アシスト・アナログ技術

CMOS微細化にともない

→ デジタルは大きな恩恵

高集積化、低消費電力化、高速化、低コスト化


→ アナログは必ずしも恩恵を受けない

電源電圧低下、出力抵抗小、ノイズ増大

- 「デジタル技術を用いてアナログ性能向上する技術」が重要
- 「デジタルリッチ・アナログミニマムな構成」が重要
- SOC内 μ Controller はPAD程度のチップ面積

デジタル信号の特徴(1)


時間の離散化 (サンプリング)



一定時間間隔のデータを取り、間のデータは捨ててしまう。

デジタル信号の特徴(2)

振幅の離散化 (信号レベルの数値化)



デジタル信号はアナログ信号レベルを
四捨五入(または切り捨て)

回路技術の4つの領域

	振幅 連続	振幅 離散
時間 連続	領域1 アナログ	領域3 TDC、PWM
時間 離散	領域2 スイッチドキャパシタ サンプリング回路	領域4 デジタル

領域1: バイポーラ、化合物が得意
領域2, 3, 4: CMOSが得意

4つの領域 全てを用いるのが ナノCMOSアナログ回路技術

ナノCMOS 時代の新アナログ

微細CMOSでアナログ高性能化

- 微細CMOS, 4つの回路領域を全て用いる
- デジタルリッチ、高速サンプリング、時間領域
- 回路、設計手法、検証手法、テストをデジタル的に行う



- 小チップ面積、低消費電力、高性能化
- 設計容易化
- プロセス・ポータビリティ、スケーラビリティ



内容

- ナノCMOSと新アナログ
- **新アナログの展開**
 - 領域1: 振幅連続、時間連続
 - 領域2: 振幅連続、時間離散
 - 領域3: 振幅離散、時間連続
 - 領域4: 振幅離散、時間離散
- 新アナログのテストの問題
- 新アナログの医療ICへの応用
- まとめ




内容

- ナノCMOSと新アナログ
- **新アナログの展開**
 - 領域1: **振幅連続、時間連続**
 - 領域2: 振幅連続、時間離散
 - 領域3: 振幅離散、時間連続
 - 領域4: 振幅離散、時間離散
- 新アナログのテストの問題
- 新アナログの医療ICへの応用
- まとめ


純粋なアナログ回路

(領域1: 振幅連続、時間連続)

- RFアナログ回路でもトランジスタレベルでは標準CMOSロジック回路に収束していく
 - インバータ型演算トランスコンダクタンス増幅回路 (Nauta OTA)
 - 様々なRF回路



CMOS標準ロジック(インバータ)



Nauta OTA



MOSの全ての動作領域を使用

飽和領域(2乗特性領域)

速度飽和領域

線形領域

サブスレシヨルド領域



微細CMOSは素子特性マッチングに 有利に働く -ある半導体メーカー技術者-

- 同じチップ面積なら微細CMOSのほうが
高度な製造装置使用のため
マッチングが良くなる
- ミスマッチを補正するための
余分な回路が不要
- 実測でも検証



内容

- ナノCMOSと新アナログ
- **新アナログの展開**
 - 領域1: 振幅連続、時間連続
 - 領域2: **振幅連続、時間離散**
 - 領域3: 振幅離散、時間連続
 - 領域4: 振幅離散、時間離散
- 新アナログのテストの問題
- 新アナログの医療ICへの応用
- まとめ

ナノCMOSでのサンプリング技術

(領域2: 振幅連続、時間離散)

ナノCMOS FETの余裕ある高速特性、高周波特性を生かす設計が重要。


高周波回路

「ナノCMOSを用いたRF回路ではシステム仕様と比べてトランジスタ高周波特性 (f_T) に余裕がある」
(東京工業大学 石原昇先生)

高速サンプリングにより

電源ノイズ、基板ノイズ、量子化ノイズ、ジッタ等の
折り返しノイズ低減
アナログフィルタの簡単化

オーバーサンプリング - 時間領域 -




オーバーサンプリングにより入力信号
の再現性が高まる

サンプリング・ミキサ

ダウンサンプリング - 時間領域 -

Down-sampling

V_{in}




RF signal \Rightarrow Baseband signal

Sampling



LPFで高周波成分をカット



LPF





V_{out}




サンプリング・ミキサ

ダウンサンプリング - 周波数領域 -




スイッチド・キャパシタ回路





$$R = T / C$$

T: clk 周期



- 容量 C とスイッチで等価的に抵抗 R を実現
- MOSスイッチ使用
- **バイポーラでは実現困難**
- 米国カルフォルニア大学の大学院生が考案
- 多くの製品に使用。

ソフトウェア無線用受信機 (TI社、UCLA)



- 初段でキャリア周波数程度の高速サンプリング
- プログラマブル・アナログ・サンプリング・フィルタ
- マルチレート信号処理
- 周波数領域(伝達関数)と時間領域(畳み込み積分)



デルタ・シグマAD/DA変調技術


- アナログ最小、デジタルリッチな構成
- スピードを精度に変換
- 高精度なデバイス、回路不要





ナノCMOSで高精度なADC/DACを
実現するのに適した構成

受信機方式の比較

ダイレクト・コンバージョン受信機



Low-IF受信機



- RF → ベースバンド
- Zero-IF
 - ⇒ イメージ成分は生じない
- DCオフセット、1/fノイズ 影響大

- RF → Low-IF
- イメージ成分もAD変換




- 消費電力の無駄



- 複素バンドパス $\Delta\Sigma$ AD変調器
その問題を解決

複素バンドパス $\Delta\Sigma$ AD変調器を用いた 低IF受信機


携帯電、無線LAN、ブルートゥース用




- イメージ成分をAD変換しない
- 低消費電力

➡ 複素信号処理、ダイナミック・マッチングにより実現

複素バンドパス $\Delta\Sigma$ AD変調器のブロック



$$I_{out} + jQ_{out} = \frac{H}{1+H}(I_{in} + jQ_{in}) + \frac{1}{1+H}(E_i + jE_q)$$





複素バンドパス・ノイズ・シェーブ

複素バンドパス $\Delta\Sigma$ AD変調器 の内部構成



チップ写真



- I、Q信号は上下の経路を交互的に使用
I、Q経路間ミスマッチの影響を軽減
- マルチビットDACのダイナミック・マッチングによる線形化



内容

- ナノCMOSと新アナログ
- **新アナログの展開**
 - 領域1: 振幅連続、時間連続
 - 領域2: 振幅連続、時間離散
 - 領域3: **振幅離散、時間連続**
 - 領域4: 振幅離散、時間離散
- 新アナログのテストの問題
- 新アナログの医療ICへの応用
- まとめ

時間領域アナログ回路

(領域3: 振幅離散、時間連続)

- CMOSの微細化、電源電圧の低下



$V_{dd} \rightarrow$ 小 (1V以下)
スイッチング時間 \rightarrow 高速
(数十ピコ秒)

- 微細CMOS高性能化のためには

アナログ信号での**電圧分解能**




デジタル信号端遷移の**時間分解能**




タイムデジタイザ回路 (TDC)

— 時間をデジタル計測 —



時間領域ADC

コンパレータ1個 大部分デジタル



アジレント
小室貴紀氏
考案





- 高速、高精度なサンプルホールド回路不要
- 非同期サンプリング
- デジタル信号処理が複雑

アナログの問題




デジタルの問題


時間領域ADCの動作



時間領域ADCの原理



Sampling Principle



時間tを測定



基準余弦波から振幅


基準余弦波: $V_{ref}(t) = A \cos\left(2\pi \frac{t}{T}\right)$

$$A \cos\left(2\pi \frac{t}{T}\right) = A_{in}(t)$$

$$\therefore t_n = T \arccos\left(\frac{A_{in}(t)}{A}\right)$$

非同期サンプリング


All Digital PLL




- 回路がデジタル
- デジタル手法で設計・検証・テスト可能
- プロセス・ポートビリティ
- 小チップ面積化 (デジタルフィルタ)
- ループ伝達関数がPVTによらず一定
- 高性能化 (フィルタ特性可変、低位相雑音)
- プログラマビリティ

デジタルPWM発生回路


デジタル入力→時間出力:変換回路



デジタル入力と
PWMデューティ比は比例関係.




■PWM・・・パルス幅変調
(振幅からスイッチのON時間の長さで波形を生成)



高時間分解能DPWM回路

－ 従来の構成と問題点 －



■ 問題点

- バッファ数: 大 (10bit設計 → 1023個)
- 最小時間分解能
 - ・ バッファのゲート遅延: τ
 - ・ 半導体のプロセス性能に依存 (ゲート遅延によって高時間分解能を得る)

消費電力 × ゲート遅延 = 一定

回路規模: 大、一つあたりの遅延量: 小

↳ 消費電力: とても大きい

提案デジタルPWM回路

2つのゲート遅延 τ_1, τ_2 ノギスの原理で動作

(A0, B3) ... 基準

(A1, B2) ... $\tau_1 - \tau_2 = \Delta \tau$

(A2, B1) ... $2\tau_1 - 2\tau_2 = 2\Delta \tau$

(A3, B0) $3\tau_1 - 3\tau_2 = 3\Delta \tau$

(A1, B3) $\tau_1 = 4\Delta \tau$

(A2, B2) $2\tau_1 - \tau_2 = \tau_1 + \Delta \tau$

(A3, B1) $3\tau_1 - 2\tau_2 = \tau_1 + 2\Delta \tau$

(A4, B0) $4\tau_1 - 3\tau_2 = \tau_1 + 3\Delta \tau$


(A2, B3) $2\tau_1$ ($\tau_1 = 4\Delta \tau$)

(A3, B2) $3\tau_1 - \tau_2 = 2\tau_1 + \Delta \tau$

(A4, B1) $4\tau_1 - 2\tau_2 = 2\tau_1 + 2\Delta \tau$


(A5, B0) $5\tau_1 - 3\tau_2 = 2\tau_1 + 3\Delta \tau$

⋮



提案デジタルPWM回路

タイミングチャート




特徴


- 時間分解能:

$$\Delta\tau = \tau_1 - \tau_2$$
 一つのバッファのゲート遅延量より小
- バッファ総数も激減

バッファ遅延ばらつきによる非線形性



出力タイミング




デジタル入力

$0 \dots 001$ (1)	\rightarrow	$\tau + e_1$
$0 \dots 010$ (2)	\rightarrow	$2\tau + e_1 + e_2$
$0 \dots 011$ (3)	\rightarrow	$3\tau + e_1 + e_2 + e_3$
\vdots		\vdots
$* \dots * * (N)$	\rightarrow	$N\tau + e_1 + \dots + e_N$

デジタル入力

ダイナミック・マッチングによる 時間平均線形化

デジタル入力が **0...010(2)** の場合



$$2\tau_{12} = 2\tau + e1 + e2 \Rightarrow \tau_{12} = \tau + \frac{e1 + e2}{2}$$


$$2\tau_{24} = 2\tau + e2 + e4 \Rightarrow \tau_{24} = \tau + \frac{e2 + e4}{2}$$

$$2\tau_{1N} = 2\tau + e1 + eN \Rightarrow \tau_{1N} = \tau + \frac{e1 + eN}{2}$$

⋮

⋮

ランダムな経路選択





バッファ遅延の時間平均

$$\bar{\tau} = \tau$$

高速デジタル伝送



信号伝送速度の高速化
⇒伝送路の寄生素子(RC成分)により、
高周波成分が失われ信号が劣化



波形整形技術が必要

隣りのビットへ干渉してしまう

送信系 ・ プリエンファシス技術



受信系 ・ イコライズ技術






群馬大学
弓仲康史 准教授
作成資料

PWMプリエンファシス

オランダ
Twente 大学
Nauta 先生

従来のプリエンファシス

変化点(振幅)をあらかじめ強調し信号を伝送



問題点


- ・電源による振幅の制約
- ・振幅方向の電圧制御精度

今後の傾向

- ・電源の低電圧化
- ・高速化によるタイミング分解能の向上

パルス幅変調プリエンファシス

振幅方向ではなく、時間軸方向に着目






内容

- ナノCMOSと新アナログ
- **新アナログの展開**
 - 領域1: 振幅連続、時間連続
 - 領域2: 振幅連続、時間離散
 - 領域3: 振幅離散、時間連続
 - 領域4: **振幅離散、時間離散**
- 新アナログのテストの問題
- 新アナログの医療ICへの応用
- まとめ

デジタル制御電源

コスト・電力の課題はあるがデジタル化の流れ
(領域4: 振幅離散、時間連離散)


■ スイッチング電源回路




- 外資系半導体メーカー
パワーマネジメント製品に注力
- 微細CMOSでデジタル制御
- デジタルの新アイデアで高性能化
- 通信機能の取り込み

■ 制御回路部

■ アナログ方式



■ デジタル方式



デジタル制御電源でのEMI低減化


EMI (ElectroMagnetic Interference) とは

どれくらいノイズ
に耐えられるか

どれくらいノイズ
を出さないか



電磁波感受性
EMS



電磁波障害
EMI

$$\text{EMC} = \text{EMS} + \text{EMI}$$


Electro Magnetic Compatibility: 電磁環境両立性

スペクトル拡散クロックによる 電源回路のEMI低減


スイッチングノイズパワー



特定周波数成分に集中して発生



スイッチングノイズ



スイッチングノイズパワーの周波数成分を拡散

デジタル電源で複雑な周波数拡散アルゴリズムを実現し、

更なるEMI低減化。

群馬大・東光(株)との共同研究

基地局パワーアンプの効率



現在の製品レベル

入力電力 約200W

出力電力 30W

効率 15%



170W程度の損失

大きなバックアップシステムが必要





高効率化の
要求が非常に強い

基地局パワーアンプと電源

従来のパワーアンプ電源


- ・電源電圧一定
- ・消費電力に無駄が多い



包絡線追跡電源による高効率化


- ・RF入力信号の包絡線を検出
- ・パワーアンプに可変電源電圧を供給
- ・W-CDMA, OFDMに対して効果的

RF PA の
デジタル歪補正





インターリーブADC

- M個のADCのインターリーブでM倍のサンプリングレートを実現
 - サンプリングレートの高いADC実現
 - 最近ではADCの低消費電力の観点で注目




インターリーブADCの問題点




パターンノイズ

インターリーブADCチャンネル間 mismatches の デジタル自己校正


– mismatches の自動測定・補正 –



入力周波数特性



周波数特性
補正前



周波数特性
補正後

アナログの高速化の問題をデジタル信号処理で解く

逐次比較近似AD変換器の特徴

- 高分解能
- 中速
- 低消費電力
- 小型・小チップ面積
- オペアンプなしで
構成可能

産業界で広く使用

- 車載用マイコンに混載
- ペンデジタイザ
- 工業用制御機器

- ナノCMOSでの実現に適す
→ ここ2-3年
学会での研究発表が増加

逐次比較近似ADCの構成と動作

アナログ入力


Analog input
 u

コンパレータ
天秤
Comparator

S/H

サンプル
ホールド回路

天秤の原理で動作
天秤がコンパレータ
分銅がDAC




SAR 論理回路

MSB
LSB
Digital output


デジタル出力

DA変換器
分銅



5ビット 逐次比較近似ADCの 2進探索アルゴリズム動作

動作例: アナログ入力 23.5 のとき



$$\boxed{Vin} = \begin{matrix} \boxed{1} \\ \boxed{2} \\ \boxed{8} \\ \boxed{16} \end{matrix} - \boxed{4} = \boxed{23}$$

非2進探索 冗長アルゴリズム

kステップ目の判定 $d(k) : +1$ or -1

2進探索アルゴリズム

$$D_{out} = 2^4 + d(1)2^3 + d(2)2^2 + d(3)2^1 + d(4) + d(5)0.5 - 0.5$$

非2進アルゴリズム: 5ビット分解能を6ステップで実現。

非2進探索アルゴリズム

$$D_{out} = 2^4 + d(1)\gamma^4 + d(2)\gamma^3 + d(3)\gamma^2 + d(4)\gamma^1 + d(5) + d(6)0.5 - 0.5$$

$1 < \gamma < 2$

$\gamma = 2^{\frac{5}{6}}$

デジタル回路部だけの設計変更で

高信頼性化・高速化が可能

非2進探索アルゴリズムの デジタル誤差補正原理

入力5のとき

2進探索

判定出力: 101

$$Dout = 4 + 2 - 1 + 0.5 - 0.5 = 5$$

非2進探索

2通り

判定出力: 1101

$$Dout = 4 + 1 + 1 - 1 + 0.5 - 0.5 = 5$$

判定出力: 0111

$$Dout = 4 - 1 + 1 + 1 + 0.5 - 0.5 = 5$$

1ステップ目で判定誤りをしても補正できる



デジタル誤差補正とキャリブレーション

デジタル誤差補正

冗長回路をもち、回路の非理想要因を許容して正解を出力
非理想要因は計測しない。

デジタルキャリブレーション

回路の非理想要因をデジタル値として測定
メモリに記憶、
その値をもとに通常動作のときに補正



内容

- ナノCMOSと新アナログ

- **新アナログの展開**

 - 領域1: 振幅連続、時間連続

 - 領域2: 振幅連続、時間離散

 - 領域3: 振幅離散、時間連続

 - 領域4: 振幅離散、時間離散


 - 新アナログのテストの問題**

- 新アナログの医療ICへの応用

- まとめ

新アナログのテストの問題

トランシーバICの出荷時テスト




トランシーバICをテストする際の標準的な構成

高価なLSIテスタが必要

携帯電話送受信機ICの テスト容易化

LSIテスタ・メーカーA社から指摘




サンプリングミキサ受信機
ADPLL 送信機で
携帯電話送受信ICの
ループバックを可能に

- 携帯電話ではRx, Tx のキャリア周波数が異なる。
➡ 直接にはループバックが使用不可
- テスト時にRx, Tx のキャリア周波数を合わせ得る。

デジタルアシスト技術と

LSIテストの問題 LSIテスト・メーカーB社から指摘

「デジタル・アシスト・アナログ技術」

 設計パラメータ空間が広がる

内部に不良箇所があっても 補正され
LSIテスト(出荷検査)の際に「良品」と判定。

その欠陥が補正できるぎりぎりのとき、
市場で補正範囲を超え
動作不良となることあり。



内容

- ナノCMOSと新アナログ
- 新アナログの展開
- 新アナログの医療ICへの応用
- まとめ

医療応用アナログ技術 学問的位置付け

- 計測工学の考え方が重要
センサ技術、信号処理
- 医用エレクトロニクス
計測、信号処理、センサ分野の研究者・企業多し
- 20世紀前半
バイオサイバネテクス (N. Wiener) の哲学
- 南雲仁一 東大名誉教授
- UC Berkeley、広島大学 での
バイオとエレクトロニクス・半導体の融合



医用エレクトロニクス、 生体情報センシング 事例

- ひずみゲージセンサ
介護、床ずれ、歯の強度の検出
- 体温計 温度標準とのトレーサビリティ
- SARSの検疫のための熱画像カメラ
- 指紋認証、声紋認証
- 生体埋め込み(網膜チップ)
- 人体情報通信技術
- 車載システム
運転者の疲労の度合いを検出して休憩を促す
- ピエゾ素子を用いた電子聴診器



医療用アナログIC

- 米国メーカーが中心
- 多品種(少量?)
様々なアプリケーションに依存
- チャレンジングなアナログ技術
- **医療機器**: 欧米メーカーが中心
ベンチャー企業も多い。
ニッチな市場、比較的高価、高い技術レベル
- 学会レベルでの活発な発表
MIT Microsystems Technology Lab
Prof. A. Chandrakasan グループ



医療応用アナログ電子回路技術

- 人体からの情報は全てアナログ信号
診断装置入力部分は全て高度なアナログ回路
- 信号周波数は高々数kHz
(MRIのRF信号など例外を除く。)
- SNR、データの信頼性向上、
結果を医師にわかりやすく提示するための
信号処理も重要。
- 無線技術： 運動状態の心電図測定



医療用アナログICは 信頼性・安全性要求が厳格

- 厚生労働省の新医療器具の認可の審査
- 電波が医療機器に与える影響
総務省(電波環境協議会)
- 画質、信号の質が重要: 画質が悪いために
正しい診断ができない等の**医療事故を恐れる。**
- 安全性の確保
 - 信号経路、電源が絶縁
 - 漏れ電流の規格が規定。
 - 1箇所が故障・破壊しても感電しない
- 音声認識・声紋認識
100%認識率のために高コスト



医療診断装置

- **心電計、脳波形:**
高絶縁、外来雑音の除去、波形から病気の特定
- **超音波診断装置:**
ピエゾ素子の駆動、信号の検出、信号処理、画像化
- **MRI:** 磁場の精密制御、
RF信号の検出、信号処理、画像化
分子分析用MRI(ISSCC2008)
- **X線CT:** 線源の管理、
X線検出センサからの電気信号の処理、
- **電気インピーダンスCT**
- **内視鏡:** 飲み込むもの(電池動作、小型)が実用化。
- **体脂肪率の測定器**(電気インピーダンスを測定)



人工臓器

- 感覚器(目、耳、触感)を補完・置き換える
 - 人工網膜チップ
 - 神経からの信号をセンシングして義手を動かす
既に基本的な実験が行われている。
- センサからの信号を電子回路で受ける
- 生体の神経組織に関しアナログ的電気現象が関与
- 電子回路と神経組織の融合
- 生体と融合できる材料

治療機器

- 単純なメスでもレーザーを利用が主流
電子機器によるアシストはますます重要

新アナログの医療機器用ICへの適用

医療機器用ICに微細CMOSを用いて有効な結果を得る
医療機器用アナログ

小型、低消費電力

センサーとの一体化

信号処理、電源、通信、安全性

Figure of Merit (性能数値)だけに支配されない

デバイス技術、信号処理との協調

幅広い応用分野

新アナログとキーワードが重なる

さまざまなチャレンジングなアナログの研究テーマ



内容

- ナノCMOSと新アナログ
- 新アナログの展開
- 新アナログの医療ICへの応用
- **まとめ**



まとめ

- ナノCMOSでのアナログ性能向上、設計容易性、プロセスポータビリティ、スケーラビリティのため
 - 4つの回路領域を全て使用
 - デジタル化を進める、アナログは最小
 - 誤差補正・自己校正技術

- 新アナログの医療ICへの応用
 - 計測工学の考え方が重要



謝 辞

有意義なコメント・討論をいただきました
アジレント・テクノロジー 小室貴紀氏
群馬大学 山越芳樹先生、弓仲康史先生、伊藤直史先生
大阪大学 八木哲也先生

および
三洋電機・三洋半導体、東京測器研究所
アドバンテスト、ルネサステクノロジ、東光
半導体理工学研究センター、
住友電工、東芝LSIシステムサポート
アルプス電気の方々に感謝します。