リング発振器を用いたデジタルPWM発生回路

清水 一也, 安藤 和正 †, 森 偉文樹, 宮島 広行, 小林 春夫, 傘 昊, 高井 伸和 ,堀口 将史, 村山 知支人 †, 西田 幸弘 †, 吉田 博史 †

群馬大学大学院 工学系研究科 電気電子工学専攻 〒 376-8515 群馬県桐生市天神町 1-5-1

Phone: 0277-30-1788 Fax: 0277-30-1707 e-mail: k_haruo@el.gunma-u.ac.jp

† 東芝 LSI システムサポート(株)

〒212-0013 神奈川県川崎市幸区堀川町580 番地ソリッドスクエアビル西館13F

Digital PWM Generator Using Ring Oscillator Circuit

Kazuya SHIMIZU , Kazumasa ANDO† , Ibuki MORI , Hiroyuki MIYAJIMA , Haruo KOBAYASHI , Hao SAN , Nobukatu TAKAI , Masashi HORIGUCHI , Chieto MURAYAMA† , Yukihiro NISHIDA† , Hiroshi YOSHIDA†

Electronic Engineering Department, Graduate School of Engineering, Gunma University 1-5-1 Tenjin-cho Kiryu Gunma 376-8515 Japan

† TOSHIBA LSI System Support Co.,LTD. Solid Square West Tower 13F 580 Horikawa-Cho, Saiwai-ku, Kawasaki, Kanagawa 212-0013, Japan

要約 - This paper describes digital PWM (DPWM) generator with small circuit using a buffer delay line, a ring oscillator, multiplexers and a counter circuit. The linearity of the DPWM generator can be improved by controlling the multiplexers and then reducing the delay mismatches among buffers in the delay line statistically; dynamic matching among delay buffers is performed. The counter can operate very fast because it does not need carry propagation.

キーワード: デジタル PWM, デジタル制御電源, リングオシレータ, カウンタ, ダイナミックマッチング **Keywords:** Digital PWM, Digitally Controlled Power Supply, Ring Oscillator, Counter, Dynamic Matching

1 はじめに

近年、スイッチング電源のデジタル制御化が注目されている.電源をデジタル制御にすることにより、ア ナログ制御では難しい高度な制御理論の導入や,パラ メータ機能の変更,監視回路等の周辺回路の吸収,故障 診断や寿命推定,システムの監視・管理,また周辺装置 との通信の実現の可能性が生じる.効率・応答・ノイズ の性能向上,回路変更や部品追加不要といったカスタ ム対応力の向上,設計開発期間の短縮,小型化・低コス ト化,経済性・設計自由度を実現することが期待され る[1][2].しかし現状では,アナログ制御の同等品に比 べて(ADC,DSP,DPWM回路のため)コスト高であ る.近い将来制御ICの低価格化やデジタル制御でしか できない機能によってコスト増を許容できれば,高コス トという壁も乗り越えることができる.今回,デジタル 制御電源のキーコンポーネントの一つであるデジタル PWM(DPWM)発生器 [2] ~ [11] に着目し、リング発振 器を用いることで、小規模回路化、低消費電力化、小チッ プ面積を図る.またダイナミックマッチングにより(時 間平均)線形性を向上させる回路を記述する.

2 デジタル電源とDPWM発生器

デジタル制御電源の構成を図1に示す.電源スイッ チング制御部を(アナログ制御方式ではなく)ADC, DSP とデジタルPWMのデジタル信号処理システムで 構成する.その動作は出力電圧(または出力電流)を AD 変換してフィードバックし,目標電圧値と比較して その差を打ち消すようにデジタル信号処理回路で制御 アルゴリズムを実行し,PWM 信号を出力してスイッ チをオンオフ制御する.アナログ電源ではコンパレー タと鋸歯状波を用いてアナログ的に PWM を発生させ ているが、デジタル制御電源ではデジタル的に PWM 信号を生成する. このデジタル PWM 信号発生器はデ ジタル入力 Din に比例したデューティー比の PWM 信 号を発生する回路である (図 2).

3 様々な DPWM 回路の検討

バッファ遅延 τ を時間分解能とするセグメント型 DPWM 回路を図 3,4 に示す.単調増加性は確保でき るが、回路規模が大きくなってしまう。図 4 の構成は ダイナミックマッチングによりバッファ遅延ばらつき による非線形性の影響が緩和できる.

バイナリ型構成を図6に示す.デコーダ回路不要で 回路規模が小さくなるが単調性が保証されない.

高時間分解能 DPWM 回路を実現するために、バッ ファ遅延の差 $\tau 1 - \tau 2$ を時間分解能とする DPWM 回 路を図 6,7 に示す [2]. 文献 [6] ~ [11] には様々な DPWM 発生回路, 及び双対の TDC 回路が示されている. 図 7 はダイナミックマッチングを実現しやすい. これらを組 み合わせたものも考えられる.

4 提案するリング発振器を用いた DPWM発生回路の構成と動作

リング発振器を用いることで、小規模回路化、低消費 電力化、小チップ面積、低コスト化を図る DPWM 回路 を示す. これはダイナミックマッチングによるバッファ 遅延ばらつきを時間平均化し、それによる非線形性を 改善できる.

4.1 提案 DPWM 発生回路の構成

図8に提案するリング発振器を用いたデジタルPWM 発生器の全体回路構成を示す.リング発振回路部,デコー ダ回路部,ダイナミックマッチング回路(DEM 回路) デマルチプレクサ,カウンター,二つのマルチプレクサ, 論理演算回路にて構成する.CLK_{in}が基準タイミング を与え,CLK_{out}がデジタル入力「Digital Input」にパ ルス幅が比例した DPWM 信号である.<u>SET</u> は動作開 始前の初期状態をつくる(図9).

4.2 提案 DPWM 発生回路の動作

<u>SET</u> 信号が Low になると「リング発振回路」部の 接続と信号レベルは図 10 のようになる. 次に <u>SET</u> を High にして図 11 のようなループを形成する.

DEM 部で、例えば a1=0,a0=1 で、DEMUX 出力 で A1 が選択され、A1=CLK_{in} となるとする.CLK_{in} が High になると、A1=1 となり、図 12 のようにリング発 振回路が発振する.この発振の回数(High,Lowの回数) をカウンタ回路(Counter)で計測する.カウンタ回路 は図 13~15 のようにキャリーの伝播がないので高速 動作する.

また,*MUX*1 で例えば,*A*3 が選択されれば「*A*1 から *A*3_{out} までの 4 個のインバータ遅延」+「カウンタ値 × 7 個のインバータ遅延」のパルス幅の出力が *CLK*_{out} として得られる. デジタル入力 *Din* が,「4+カウンタ値 × 7」の場合である.

- ダイナミックエレメントマッチング回路(DEM): 同じデジタル入力(Digital Input)でも,DEM 回路によりあるタイミングにより,例えば「A1と A3_{out}」,「A2とA0_{out}」,「A0とA2_{out}」と発振開 始及びカウンタクロックの選択位置をダイナミッ クに変更することでインバータ遅延のバラツキを 時間平均する.
- デマルチプレクサ (DEMUX):
 DEM 回路からの a0,a1 のデジタル出力信号を受けて,CLK_{in} の出力先 (A0 ~ A2) を決定して出力する.(図 17)
- マルチプレクサ回路1(MUX1):

リング発振器出力 (*A*0_{out} ~ *A*3_{out}) から選択し, カ ウンタへのクロック信号を MUX1out として出力 する.

- カウンタ (Counter):
 MUX1 部からの出力信号 (MUX1out) の High,Lowの回数をカウントする.
- マルチプレクサ回路2(MUX2):
 デジタル入力信号(上位ビット)で与えられた値
 に達するまでカウンタを動作させてその間に Highの CLK_{out} 信号(DPWM 信号)を発生する.

5 提案回路のレイアウト設計

図 18 に提案 DPWM 回路コア部分の,TSMC 0.18um CMOS でのレイアウト図を示す. 今後チップのファブ リケーション, 評価を行っていきたい.

6 まとめ

この論文では、リング発振回路を使用することによ り直列接続段数を削減し、バッファ遅延ばらつきの時間 平均化による改善を実現する DPWM 回路の構成と動 作を記述した.

参考文献

- 森 偉文樹、山田 佳央、Santhos Ario Wibowo、光野 正 志、小林 春夫、高井 伸和、藤村 征弘、杉山 寿男、松 田 順一、深井 功、大西 教久、竹田 一郎、「デジタル電 源でのスペクトラム拡散クロックによる EMI 低減化」、 電子情報通信学会、第 21 回 回路とシステム(軽井沢) ワークショップ(2008 年 4 月).
- [2] 光野正志,木村 圭吾,森 偉文樹,山田 佳央,小林 春夫, 小堀 康功,清水 一也,傘吴「デジタル制御電源用 高時 間分解能 DPWM 回路」、電子情報通信学会誌 和文誌 C (採択)
- [3] 小室 貴紀、ヨッヘン・リヴォアル、清水 一也、光野 正志、小林 春夫、「タイムデジタイザを用いた AD 変換器 アーキテクチャ」、電子情報通信学会誌 和文誌 C vol. J90-C, no.2, pp.125-133 (2007 年 2 月).
- [4] 小室貴紀、清水一也、真鍋亘、小林 春夫、、「タイムデジ タイザを用いた A D 変換器の展開と高性能化」、電気学 会 電子回路研究会 豊橋(2008年3月).
- [5] 清水一也、金田雅人、小林春夫、高井伸和、堀田正生「少量ハードウェア タイムデジタイザ回路」、電気学会電子回路研究会 豊橋(2008年3月).
- [6] M.H.Perrott, "Digital Phase-Locked Loops", IEEE International Solid-State Circuits Conference Tutorial, (2008).
- [7] H.Chang, et.al., "A Fractional Spur-Free ADPLL with Loop-Gain Calibration and Phase-Noise Cancellation for GSM/GPRS/EDGE", *IEEE International Solid-State Circuits Conference*, pp.200-201, (2008).
- [8] C.Hsu, et.al., "A Low-Noise,Wide-BW 3.6GHz Digital Fractional-N Frequency Synthesizer with a Noise-Shaping Time-to-Digital Converter and Quantization Noise Cancellation", *IEEE International Solid-State Circuits Conference*, pp.340-341, (2008).

- [9] K. Wang, et.al, "All Digital DPWM/DPFM Controller for Low Power DC-DC Converters," IEEE Applied Power Electronics Conference and Exposition (APEC), Dallas, TX (Mar. 2006).
- [10] J. Chen, et.al., "DPWM Time Resolution Requirements for Digitally Controlled DC-DC Converters," IEEE APEC, Dallas, TX (Mar. 2006).
- [11] K. Leung, et.al., "Design and Implementation of a Practical Digital PWM Controller," IEEE APEC, Dallas, TX (Mar. 2006).



図 1: デジタル制御電源と DPWM 回路.



図 2: デジタル PWM 信号. この発生回路のデジタル入 力と出力 PWM 信号デューティー比は比例関係にある.

 $\operatorname{ECT-08-023}$



図 3: セグメント型構成 DPWM 発生回路(タイプ1).



図 7: **バッファ**遅延の差 (τ 1 – τ 2) を最小分解能とする DPWM 発生回路の構成(タイプ2).



図 4: セグメント型構成 DPWM 発生回路(タイプ2).



図 5: バイナリ型構成 DPWM 発生回路.



図 6: バッファ遅延の差 ($\tau 1 - \tau 2$) を最小分解能とする DPWM 発生回路の構成 (タイプ1).



図 8: リング発振器を用いたデジタル PWM 発生器全体回路構成.



図 9: 提案 DPWM 回路のタイミングチャート.



図 10: リング発振回路構成(初期設定).



図 11: リング発振回路動作1(ループ形成).



図 12: リング発振回路動作 2 (発振).



図 13: カウンタの構成.



図 14: カウンタの動作 1.

ECT-08-023



図 15: カウンタの動作 2.



図 16: カウンタの動作 3.

DEMUX

a1	a0	A2	' A1	' A0'
0	0	0	0	1
0	1	0	1	0
1	0	1	0	0
1	1	0	0	0

図 17: DEMUX の真理値表.



図 18: 提案 DPWM 回路のコア部分のレイアウト (TSMC 0.18um CMOS).