高性能CMOSカレントミラー回路の設計とその応用

仁木義規 * 小林 春夫

群馬大学工学部電気電子工学科 〒 376-8515 群馬県桐生市天神町 1-5-1 tel:0277-30-1788 fax:0277-30-1707 e-mail:k_haruo@el.gunma-u.ac.jp

High Performance CMOS Current Mirror Circuits

Yoshiki NIKI Haruo KOBAYASHI

Electronic Engineering Department, Faculty of Engineering, Gunma University 1-5-1 Tenjin-cho Kiryu Gunma Japan 376-8515

Abstract - この論文では CMOS カレントミラー回路の低電圧化とコピー精度の向上を目指しいくつかの電流ミ ラー回路を提案する。これらの回路を CMOS DA 変換器、OP アンプに組み込むことによりその有用性を明らか する。CMOS DA 変換器へ応用することで、その電源の低電圧化と電流ミラーの精度の向上が確認できた。また OP アンプに応用することでその低電圧化が可能であることが確認できた。

キーワード:カレントミラー、CMOS アナログ回路、低電圧、DA 変換器、オペアンプ

Keywords: Current Mirror, CMOS Analog Circuit, Low Voltage, DAC, Operational Amplifier

. はじめに

CNOS アナログ集積回路においてカレントミラー回路 は様々な回路で応用されている。たとえば電流と抵抗 を用いて構成する DA 変換器ではデジタル入力に比例 するアナログ出力を生成するための電流源として用い られる。これらの電流源として使用されている CMOS カレントミラー回路の問題点として「最小許容電圧が 高い」「MOS のチャネル長変調効果の影響」などが挙 げられる [1]。この論文ではこれらの問題点を解決する ため、MOS の"飽和領域"ではなく"線形領域"を使用 する、もしくは MOS ではなく抵抗を使用する低電圧 なカレントミラー回路を検討し、それらを DA 変換器 や OP アンプ回路へ応用し低電圧化を SPICE シミュ レーションで確認したので報告する。

. 基本的なカレントミラー回路

ゲート ソース間電圧が等しく、飽和領域で動作して いる 2 つの同一 MOS トランジスタには等しい電流が 流れる。この性質を利用した回路がカレントミラー 回路で Fig.1 にその基本的な回路を示す。基本的なカ レントミラー回路の問題点としては $V_{DS1} = V_{GS1} =$ V_{GS2} であるが V_{DS2} が V_{GS2} に等しくない(すなわち $V_{DS1} \neq V_{DS2}$)場合には、チャネル長変調効果によっ て入出力電流間の誤差が生じ、また、 V_{out} が小さく、 M2 が飽和領域でないときにも誤差が生じることであ る。 $V_{DS2}(=V_{out})$ を変化させたときの I_{out} を Fig.2 に示す。



Fig1:基本的なカレントミラー回路



Fig.2: 基本的なカレントミラー回路 V_{OUT} – I_{OUT} 特性

.カスコードカレントミラー回路 Fig.3 にカスコードカレントミラー回路を示す。この カスコードカレントミラー回路は M₃ を電流バッファ として入れることで Vout のの大きな変化から M₂ の V_{DS} 変化が少ないようにするので、チャネル長変調効 果の影響を小さくすることができる。しかしその代償 として余分な電圧余裕を必要とする。基板バイアス効 果を無視し、すべてのトランジスタが同一であると仮 定しカスコードカレントミラー回路の V_{OUT} の最小許 容電圧を計算すると、M2、M3 が飽和領域に入ってい ることから

$$V_{out}(min)$$

$$= V_{GS4} + V_{GS1} - V_{TH}$$

$$= (V_{GS4} - V_{TH}) + (V_{GS1} - V_{TH}) + V_{TH}.$$

となる。すなわち基本カレントミラー回路に比べて M3のゲートソース間電圧 V_{GS4} の電圧余裕を犠牲に している。このことよりカスコードカレントミラー回 路は最小許容電圧が高いということが分かる。 V_{out} を 変化させたときの I_{out} の変化を Fig.4、 V_X, V_Y の変化 を Fig.5 に示す。



Fig.3: カスコードカレントミラー回路



Fig.4: カスコードカレントミラー回路 $V_{OUT} - I_{OUT}$ 特性



Fig.5: カスコードカレントミラー回路 $V_{OUT} - V_X, V_Y$ 特性

. OPアンプを使用したカレントミラー 回路

Fig.6 にOPアンプを使用したカスコードカレントミ ラー回路 (regulated cascode current mirror) を示す。 この回路も V_{out} の変化による M_2 の V_{DS} 変化を抑え るのでチャネル長変調効果の影響を小さくすることが できる。Fig.3 の回路に比べて出力インピーダンスが この OP アンプのゲイン分だけ高くなる。しかし同様 に余分な電圧余裕を必要とするので最小許容電圧が高 くなってしまう。Voutを変化させたときの I_{out} の変 化を Fig.7、 V_X , V_Y の変化を Fig.8 に示す。出力イン ピーダンスがこの OP アンプのゲイン分だけ高くなる。



Fig.6: Basic regulated cascode current mirror



Fig.7: Basic regulated cascode current mirror $V_{OUT} - I_{OUT}$



Fig.8: Basic regulated cascode current mirror $V_{OUT} - V_X, V_Y$

. 線形領域を利用したカレントミラー回路

従来の多くのカレントミラー回路は MOS を飽和領域 で使うことが前提であった。しかしトランジスタ M_1 と M_2 のゲート-ソース間電圧だけでなく両者のドレ イン ソース間も等しければトランジスタを飽和領域 だけでなく線形領域でも電流をコピーすることができ る。このことに注目したカレントミラー回路を Fig.9 に示す [2, 5]。この回路で $M1 \ge M2$ のゲート電圧は 等しい。 M_4 により M_1 が線形になり、また OP アン プにより $M1 \ge M_2$ のドレイン電圧は等しくなる。す なわち $M_1 \ge M_2$ は線形領域で使用され最小許容電圧 を低くすることができる。さらにカスコード素子とし て M_3 を使用しているのでチャネル長変調効果の影響 も小さくなる。



Fig.9: High compliance regulated cascode current mirror



Fig.10: High compliance regulated cascode current mirror $V_{OUT} - I_{OUT}$



Fig.11: High compliance regulated cascode current mirror $V_{OUT} - V_X, V_Y$

. 高性能カレントミラー回路の提案

6.1 提案カレントミラー回路 (1) Fig.12 に提案回路を示す。この回路は $M_1 \ge M_2$ の ゲート部分を基準電圧 V_{ref} に接続し M1,M2 を線形 領域で動作させる。OP アンプによって $V_{DS1} = V_{DS2}$ としている。 V_{ref} を高い電圧値にすることで $M_1 \ge$ M_2 を深い線形領域で動作させ、Fig.9 の構成よりさ らに最小許容電圧を低くできる。この回路はチャネル 長変調効果の影響も小さい。Voutを変化させたとき のIoutを Fig.13、 V_X, V_Y の変化を Fig.14 に示す。



Fig.12: 提案カレントミラー回路(1)



Fig.13: 提案カレントミラー回路 (1) V_{OUT} - I_{OUT} 特性



Fig.14: 提案カレントミラー回路 $(1)V_X, V_Y - V_{OUT}$ 特性

6.2 提案カレントミラー回路(2)

6.1節で $M_1 \ge M_2$ を線形領域で使用できることを確認することがでできたので $M_1 \ge M_2$ 部分が抵抗でもカレントミラー回路が構成できると考えた。この提案

回路 (2) を Fig.15 に示す。この回路も最小許容電圧を低くすることができる。 V_{out} を変化させたときの Ioutの変化を Fig.16、 V_X, V_Y の変化を Fig.17 に示す。



Fig.15: 提案カレントミラー回路 (2)



Fig.16: 提案カレントミラー回路 (2)V_{OUT}-I_{OUT}特性



Fig.17: 提案カレントミラー回路 $(2)V_X, V_Y - V_{OUT}$ 特性

. 高性能カレントミラー回路の応用

5.1 DA 変換器

DA 変換器はデジタル入力をアナログ出力にするアナ ログ・デジタル混載 IC である。一般的に DAC は10 ビット~14ビット分解能のものが多く出回っている。 その上位ビットがセグメント型で下位ビットがバイナ リ型で設計されているのが基本である。CMOS DA 変 換器はスイッチド・キャパシタ回路でも構成できるが、 ここでは電流と抵抗で回路構成されているものを考え る [6]。

5.2 DA 変換器への応用

提案カレントミラー回路を使用できるかどうかを確認 するため 2bit セグメント型 DAC でシミュレーション を行った。通常のカスコード・カレントミラー回路を 使用した回路図を Fig.18 に、その電源電圧 V_{dd} を変 化させたときの I_{out} を Fig.19 に示す。



Fig.18: 従来カスコード電流源を用いた DAC.



Fig.19: 従来カスコード電流源を用いた DAC での *V_{dd}* - *I_{OUT}*特性.

次に提案カレントミラー回路を使用した DAC の回 路図を Fig.20 に示す。OP アンプは一つで実現可能で ある。このの回路で *V*_{dd} の変化に対する *I*_{out} を Fig.21 に示す。最小許容電源電圧が小さくできることが確認 できた。



Fig.20: 提案電流源を用いた DAC.



Fig.21: 提案電流源を用いた DAC での $V_{dd} - I_{OUT}$ 特性.

5.3 OP アンプへの応用

Fig.22 に1段 OP アンプ (差動アンプ)を示す。この 電流源部分に高性能カレントミラー回路を使用するこ とで入力電圧の最小動作電圧を低くできると考えた。 Fig.22 の電流源部分を提案カレントミラー回路(4)に 変更したものを Fig.23 に示す。Fig.22 と Fig.23 の回 路を Vin1=Vin2 としてシミュレーションしたものを Fig.24 に示す。この結果より入力電圧をより低くでき ることが確認できた。(他の構成、たとえばカスコー ドオペアンプでも効果は大きい。)



Fig.22:1段 OP アンプ回路 (差動アンプ回路).



Fig.23: 提案差動アンプ回路.



Fig.24: 提案 OP アンプ回路のシミュレーション結果.

.まとめと今後の課題

今回提案したカレントミラー回路により様々な回路の 低電圧化を可能とした。今後の課題としてはさらなる 高性能なカレントミラー回路を開発、また他の回路へ の応用の幅を広げることである。

なお、シミュレーションで使用したカレントミラー 回路内 OP アンプ回路を Fig.25 に示す。

謝辞 本研究を支援してくだっています(株)半導体 理工学研究センター(STARC)に感謝致します。

参考文献

- P. R. Gray, P. J. Hurst, S. H. Lewis, R. G. Meyer, Analysis and Design of Analog Integrated Circuits (fourth edition), John Wiley & Sons, Inc. (2001).
- [2] O. Charlon, W. Redman-White, "Ultra High-Compliance CMOS Current Mirrors for Low Voltage Charge Pumps and References ", Proc. of ES-SCIRC04, pp.227-230, Leuven (Sept.2004).
- [3] J. Ramirez-Angulo, R. G. Carvajal, A. Torralba, "Low Supply Voltage High-Performance CMOS Current Mirror with Low Input and Output Requirements", IEEE Trans. on Circuits and Systems II, vol.51, no.3, pp.124-129 (March 2004).
- [4] X. Zhang, E. I. El-Masry, "A Regulated Body-Driven CMOS Current Mirror for Low Voltage Applications", IEEE Trans. on Circuits and Systems II, vol.51, no.10, pp.571-577 (Oct 2004).
- [5] T. Itakura, Z. Czarnul, "High Output-Resistance CMOS Current Mirrors for Low-Voltage Applications", IEICE Trans. Fundamentals, vol.E80-A, no.11, pp.230-232 (Jan. 1997).
- [6] R. van de Plassche, CMOS Integrated Analogto-Digital and Digital-to-Analog Converters, 2nd Edition, Kluwer Academic Publishers (2003).



Fig.25: シミュレーションで使用したカレントミラー 回路内 OP アンプ ($V_{dd} = 2.5V$).

パラメータ:

Vdd=2.5,Vref=2.5,Iref=100u,W/L=20u/1.5u, Vbias=1.25,R1=R2=1k,R3=100.