デジタル制御電源用 高時間分解能 DPWM 回路 High-Resolution DPWM Generator for Digitally Controlled DC-DC Converters

木村 圭吾 森 偉文樹 山田 佳央 小林 春夫 小堀 康功 † 清水 一也 光野 正志 傘 吴
群馬大学工学部電気電子工学科 〒 376-8515 群馬県桐生市天神町 1-5-1
Phone: 0277-30-1788 Fax: 0277-30-1707 e-mail: k.haruo@el.gunma-u.ac.jp
† 群馬大学大学院工学研究科 ルネサステクノロジ先端アナログ回路工学講座

Keigo KIMURA Ibuki MORI Yoshihisa YAMADA Haruo KOBAYASHI Yasunori KOBORI † Kazuya SHIMIZU Masashi KONO Hao SAN Electronic Engineering Department, Faculty of Engineering, Gunma University 1-5-1 Tenjin-cho Kiryu Gunma Japan 376-8515

† Advanced Analog Circuit Lab., Graduate School of Engineering, Gunma University

要約- 本論文ではデジタル制御電源に用いるための,高時間分解能デジタル PWM 生成回路の新構成を提案する. 従来のデジタル PWM はその時間分解能が「ゲート遅延」 で決まるが,ここで提案する構成では「2つ以上のゲート 遅延の差」であるので,より高時間分解能が実現できる. また回路量が削減され高速で動作する必要がなくなるの で低消費電力化できる. さらに拡張ユークリッド互除法を ベースにしてそのシステマテックな設計アルゴリズムを 開発し最適化設計を可能にした.提案手法による回路構成 と原理,設計手法を述べる.

キーワード: デジタル制御, 電源, PWM, 時間軸アナロ グ回路, 拡張ユークリッド互除法

I. はじめに

近年のLSIの超大規模化・超微細化, マイクロプロセッサ の性能向上によるスイッチング時間の高速化, LSI の低電 力化による電源電圧の動作マージン減少や半導体微細化 による電圧変動量の増加, またこれらを用いたシステム製 品の低消費電力化要求等のため, これらを動作させる電源 回路への要求はますます厳しくなってきている. この難 しい要求を満たすための解の一つとして, デジタル回路と DC-DC コンバータを1チップ集積し最短距離で接続, 1 つのシステムとして高度に管理, 監視した動作特性の細か い調整を可能とするデジタル制御電源が急速に関心を集 めてきている [1]-[6]. この論文ではデジタル電源の高性能化のためのデジタ ル PWM(Digital Pulse Width Modulation: DPWM) 生 成回路の, 従来に比べて高時間分解能を少量回路規模・低 消費電力で実現する方式を提案する.

II. デジタル電源の構成と DPWM

デジタル制御電源の構成を図1に示す.電源スイッチン グ制御部を(アナログ制御方式ではなく)ADC, DSP と デジタル PWM のデジタル信号処理システムで実現して いる.その動作は出力電圧(または出力電流)を AD 変 換してフィードバックし,基準電圧値と比較してその差を 打ち消すようにデジタル信号処理回路で制御アルゴリズ ムを実行し, PWM 信号を出力してスイッチをオンオフ制 御する.アナログ電源ではコンパレータと鋸波(三角波) を用いてアナログ的に PWM を発生させていたが,デジ タル電源はデジタル的に PWM 信号を生成する.



図 1: デジタル制御電源の構成.

デジタル PWM 信号発生器はデジタル入力 Din に比例 したデューティー比の PWM 信号を発生する回路である (図 2). デジタル電源回路ではデジタル PWM の入出力 データは単調性を満たしていれば線形性はさほど要求さ れないが,充分な制御性能をだすためにはシミュレーショ ン等の結果により分解能は12ビット以上必要であるこ とがわかっている.



図 2: デジタル PWM 信号. この発生回路のデジタル入力と出 力 PWM 信号デューティー比は比例関係にある.

III. 高時間分解能 DPWM 発生回路の設計 目標仕様:

1 周期: 80ns

(AD 変換器は 12.5MS/S(=1/80ns) で動作.)

分解能: 13bit

時間分解能: $10ps (= 80ns/2^{13})$

使用可能なクロック: *f_{clk}* 100MHz, *f_s* 12.5MHz

なお, 米 TI 社のデジタル制御 IC (UCD9K,2005) は時 間分解能 150[ps] である.

DPWM 全体回路構成: デジタル PWM 全体回路構成 を図 3 に示すように設計する. 13 ビットのデジタル信号 を入力とし,CLKout を PWM 出力信号である. タイミン グの基準クロックとして fclk=100[MHz] を与え, Coarse DTC (粗い時間分解能の DTC) と Fine DTC(細かい時 間分解能の DTC) で構成する. DTC とは Digial-to-Time Converter の略で, デジタル入力から時間出力を得るもの である. 13 ビットのデジタル入力信号を上位 3 ビットと 下位 10 ビットに分け,上位を Coarse DTC に下位を Fine DTC に入力する.

Coarse DTC は基準クロックで動作する3ビットのデジ タル・カウンタで構成し、その出力 CLKin を Fine DTC に入力する. Fine DTC ではゲート遅延やマルチプレクサ 等によってアナログおよびデジタルの両方の回路を用い て 10bit のタイミング信号を生成する.

Coarse DTC の仕様: AD 変換器のサンプリングク ロック f_s (=12.5MHz) を入力基準タイミングとして時間 分解能 10ns で遅延させた信号 *CLK_{in}* を出力する.



図 3: DPWM 回路の全体構成図.

1 周期: 80ns (=1/12.5MHz)

分解能: 3bit (デジタル 3bit データで与える.) 出力 *CLK_{in}* の時間分解能: 10ns (=80ns/2³) 外部からの基準クロック *f_{clk}*: 100MHz

Fine DTC の仕様: 入力信号を *CLK_{in}* とし, その立ち 下がりタイミングから時間分解能 10ps で遅延させた信号 *CLK_{out}* を出力する.

1 周期: 10ns

分解能: 10bit (デジタル 10bit データで与える.) 出力 *CLK_{out}* の時間分解能: 10ps (=10ns/2¹⁰) 外部からの基準クロック *f_{clk}*: 100MHz

Coarse DTC の構成と動作: Coarse DTC を図 4 に示すように構成する. f_s =12.5MHz でリセットされ f_{clk} =100MHz で動作するデジタルカウンタと,その出力 と上位 3 ビットの値を比較するデジタル比較器およびリタ イミング用のフリップフロップからなる. デジタルカウン タ出力値と 3 ビットデジタル入力が一致したとき *CLK*_{in} が High から Low になる. すなわちここでの時間分解能 は 1/ f_{clk} =10ns である.



図 4: Coarse DTC の構成.

Fine DTC の従来の構成と問題点: 従来の Fine DTC は図5に示すような構成をとるものが多い. Coarse DTC からの出力 *CLK_{in}* を入力とし, バッファ遅延線を通して 遅らせた信号を作り出す.マルチプレクサで下位 10 ビットのデジタル入力に対応した遅延信号を選択して CLKout として出力する. ここでの時間分解能はバッファ遅延 r で



図 5: 従来の Fine DTC 部の構成. デジタル Din が "2" のとき, 出力 *CLK*_{out} に A2 が選択される.

ある. すなわち, 従来の Fine DTC (図 5) では最小時間 分解能がバッファ遅延 (ゲート遅延) τ できめられてし まい半導体のプロセス性能に依存する. この構成で高時 間分解能を得るためにはゲート遅延を微小にしていく必 要があり, 例えば分解能 10 ビットを実現させるためには $2^{10}-1 = 1023$ 個のバッファが必要となり回路規模が大き くなる. また使用テクノロジを決めれば 消費電力×ゲー ト遅延量 = 一定 であるので, このように回路規模が大き く,バッファーつあたりの遅延量が小さい構成では相乗効 果で Fine DTC の消費電力は非常に大きくなる. しかし本 提案では, 一つのゲート遅延 τ よりも小さな時間分解能を 達成でき, かつバッファ数を大幅に削減できる Fine DTC の構成を提案する. これにより消費電力と回路規模を大幅 に削減できる.

IV. Fine DTC 新アーキテクチャの提案

従来の構成と問題を受けて Fine DTC の新規提案を行う. 時間分解能が(「ゲート遅延 (τ)」ではなく)「2つのゲー ト遅延の差 ($\tau_1 - \tau_2$)」である,より高時間分解能 PWM 回 路が実現できる構成について記述する.

提案 Fine DTC の構成: 提案する Fine DTC の構成を 図 6 に示す. これはバッファ遅延線を2つ用いているとこ ろに特徴がある. それぞれバッファ遅延線1,20ゲート遅



図 6: 提案する Fine DTC の構成.

延値 τ_1, τ_2 は基準クロックと DLL (Delay Locked Loop) によって遅延量を自動制御・調整する. τ_1, τ_2 のゲート遅 延量の関係を最適に設定する.下位のデジタル入力に応 じて2つのマルチプレクサで経路を選択し「2つのゲー ト遅延差」の時間分解能を実現する.選択アルゴリズムは デコーダ回路部に与える.バッファ回路は例えばバイアス 制御インバータ回路を2段縦続接続させて実現できる(図 7).



図 7: バイアス制御バッファ回路. Vbias によりバッファ遅延を 制御する.(上)シンボル,2 段接続バイアス制御インバータ回路 による実現例(下)実現回路例.

図8に示すように DLL 内のバッファ遅延線もこのバッ ファから成る回路を用いる. DLL が所定の周波数 fclk に ロックしたとき,K 段のバイアス制御バッファ回路の出力 信号は入力信号に比べてちょうど 1 周期 (1/fclk) だけ遅 れているので,そのバッファ遅延 r は,

$$\tau = \frac{1}{K \cdot f_{clk}} \tag{1}$$

となる. このときのバイアス電圧 Vbias (図 8) をバッファ 遅延線1または2 (図 6) に供給すればそれを構成するバッ ファ遅延も式 (1) の値にすることができる.

また、マルチプレクサは内部の各パス間に遅延差のない ように等長配線レイアウト設計する必要がある.



図 8: バッファ遅延 τ を自動調整する DLL 回路構成.

提案 Fine DTC の動作: 提案する Fine DTC の動作 は、バッファ遅延線 1 でゲート遅延 τ_1 、バッファ遅延線 2 では τ_2 のバッファを使用する. その関係が $\tau_1 > \tau_2$ とな るように調整し、時間分解能 $\Delta \tau (= \tau_1 - \tau_2)$ を実現する 2 つの遅延線からの信号のマルチプレクサでの選択方法と タイミングチャートを図 9, 図 10, 図 11 に示す.図 10 よ り, バッファ遅延線 2 のバッファ数を N 個 (図 9 の場合は N=3) とすると, τ₁ と τ₂ の関係は次のように決まる.こ れよりバッファ遅延線を多段用意することによって, バッ ファ単体の遅延量が大きくなっても,全体の時間分解能は 高くすることが出来る.

$$\tau_1 = (N+1)\Delta\tau, \qquad \Delta\tau = \tau_1 - \tau_2$$
$$\tau_2 = \frac{N}{N+1}\tau_1 \tag{2}$$

となる. この *r*₁ と *r*₂ の関係は DLL(図 8) によって固定 し, それぞれのバッファ回路図 7 のように, バイアス制御 により制御される.

なおバッファ遅延 τ_1 をつくるための DLL1 内のバッファ の個数を K_1 , バッファ遅延 τ_2 をつくるための DLL2 内の バッファの個数を K_2 とすると式 (1),(2) から次の関係が 得られる.

$$\frac{K_1}{K_2} = \frac{N}{N+1}.$$
 (3)



図 9: 提案する Fine DTC 部の動作. (a) A0, B3 を選択. (b) A1, B2 を選択. (c) A2, B1 を選択.(d) A3, B0 を選択.

設計結果は図 6 で初段目バッファ遅延線 遅延 $\tau_1 = 320 ps(バッファ個数 62 個), 2 段目バッファ遅延線 遅延 <math>\tau_2 = 310 ps(バッファ個数 31 個) となった.$

V. 拡張ユークリッド互除法アルゴリズムを用い た提案 FineDTC の設計

前節の高時間分解能 DPWM 回路の提案 FineDTC 部のシ ステマチックな設計アルゴリズムを開発した. これにより 2段バッファ遅延構成はさらに最適化され回路規模と消 費電力が小さくできる. また,3段以上の多段バッファ構 成の設計も可能になる.

| +Δτ | <u> </u> |
|------------|--|
| +Λτ | $\underbrace{(A1, B2)\cdots \tau 1}_{\tau} \cdot \tau 2 = \Delta \tau$ |
| | $(A2, B1) \cdots 2\tau 1 - 2\tau 2 = 2 \Delta \tau$ |
| | $(A3, B0) 3\tau 1-3\tau 2 = 3\Delta\tau$ |
| ⊦Δτ | G Contraction of the second se |
| | $^{\vee}$ (A1, B3) τ 1 =4 Δ τ |
| | (A2, B2) $2\tau 1 - \tau 2 = \tau 1 + \Delta \tau$ |
| - | (A3, B1) $3\tau 1-2\tau 2 = \tau 1+2\Delta \tau$ |
| | (A4, B0) $4\tau 1-3\tau 2 = \tau 1+3\Delta \tau$ |
| | (A2, B3) $2\tau 1$ ($\tau 1 = 4\Delta \tau$) |
| | (A3, B2) $3\tau 1 - \tau 2 = 2\tau 1 + \Delta \tau$ |
| | (A4, B1) $4\tau 1-2\tau 2 = 2\tau 1+2\Delta \tau$ |
| | (A5, B0) $5\tau 1-3\tau 2 = 2\tau 1+3\Delta\tau$ |
| | • |

図 10: 提案する Fine DTC 部の経路と各遅延量.



図 11: 提案する Fine DTC 部のタイミングチャート. (a) A0, B3 を選択. (b) A1, B2 を選択. (c) A2, B1 を選択. (d) A3, B0 を選択.

拡張ユークリッド互除法の DPWM 回路設計への適用 x, y を自然数とし, l=GCD(x,y) とする. このとき

$$ax + by = l$$
 (4)

となる整数 a, b が存在する. 例えば GCD(13,5) の計算 では

$$2 \times 13 - 5 \times 5 = 1$$

が得られる. これを求める手法を拡張ユークリッド互除法 と言う [7, 8]. ここで l=GCD(x,y) は x と y の最大公約数 を表す.



図 12: 拡張ユークリッド互除法の適用原理. 下図で矢印 は 遅延量 $l_{7} = -\tau_{1} + 3\tau_{2} = -5\tau + 3 \cdot 4\tau = 7\tau$ のとき.

表 1: 遅延量とシフト量の関係. (遅延量= $l\tau = a\tau_1 + b\tau_2$, で $\tau_1 = 5\tau$. $\tau_2 = 4\tau$ のとき. a, b で+は回路上で右シフ ト,-は左シフトを示す.)

| l | a 上段シフト量 | b 下段シフト量 | 遅延量 |
|---|----------|-----------------|-----|
| 0 | (基準) 0 | (基準) 0 | 0 |
| 1 | 1 | -1 | τ |
| 2 | 2 | -2 | 2 τ |
| 3 | -1 | 2 | 3τ |
| 4 | 0 | 1 | 4 τ |
| 5 | 1 | 0 | 5 τ |
| 6 | 2 | -1 | 6 τ |
| 7 | -1 | 3 | 7τ |

これを利用し2段バッファ構成の提案 FineDTC での ゲート遅延 $\tau_1 \ge \tau_2 \ge 0$ の分を用いて、必要な総遅 延量の計算をアルゴリズム(数式)で求める. l=1の時は 遅延量が1. τ , l=2の時は2. $\tau \ge 0$ する. $\tau \ge 0$ 時間分解能 とし、x、yをそれぞれ $x = \tau_1/\tau$, $y = \tau_2/\tau \ge 0$ すると(図 12,表1), 拡張ユークリッド互除法(式4)によりa,b を計算で求めることが出来る.aは上段の基準点からの選 択位置を,bは下段の基準点からの選択位置を表している. 表1でa,bの値がたとえば2のときは基準から右へ2 個のバッファ出力を選択し,-1の場合は基準から左へ1個 のバッファ出力を選択することを示している.図12,表1 では

$$\tau_1 = 5\tau, \quad \tau_2 = 4\tau, \quad 5a + 4b = l$$

の場合を表している. (この1段目,2段目のバッファ選択 アルゴリズムは図10に示すものと異なる.)

これにより提案2段バッファ構成 FineDTC の回路設 計を自動構成することが可能となる、ここで求まる a,b の 絶対値を最小とすることによりバッファ数最小な Fine DTC を設計することが出来る. 今回 (a,b) の最小解は C 言語プログラムにより求めた.

2 段バッファ構成 Fine DTC の設計: 提案 FineDTC を回路規模を小さくし(すなわちバッファ総数 を小さくし),また低消費電力化のためバッファ遅延 $\tau_{1,\tau_{2}}$ をできるだけ大きくするという条件で拡張ユークリッド 互除法アルゴリズムにより Fine DTC を設計した. (バッ ファ遅延が小さければバイアス電流は小さくてすむので 低消費電力化につながる.) Fine DTC は 10 ビット分解 能の仕様であるので式 (4) で $l=0\sim1023$ となる. 初めに $\tau_{1} \ge \tau_{2}$ の値を任意に設定し、最終的に $\tau_{1}/\tau_{2} = 1.8$ とし た. 計算結果を図 13 に示す. $\tau_{1}/\tau=7\sim67, \tau_{2}/\tau=0\sim100$ の時のバッファ数の関係が点線で,実線が $\tau_{1} \ge \tau_{2}$ の関係 を与えた時の総バッファ数の変化である.



図 13: $\tau_1/\tau = 7 \sim 67$, $\tau_2/\tau = 0 \sim 100$ の時のバッファ数の関係と, $\tau_1/\tau_2 = 1.8$ の時の総バッファ数の変化.



図 14: 拡張ユークリッド互除法設計アルゴリズムを用いた提案 2 段バッファ構成 FineDTC の回路図.



図 15: 3段バッファ遅延線を用いた提案 DPWM 発生回路

提案 FineDTC の設計結果:

(i) 2 段バッファ構成 FineDTC の設計結果結果を (図 14) に示す.

(ii) 3段バッファ遅延線を用いた Fine DTC: さらに 3段 バッファ遅延線を用いて Fine DTC を構成することを検 討した. その全体 DPWM 回路を図 15 に示す. 2段, 3段, 4段バッファ遅延線構成をと比較した結果,回路規模・消 費電力化の観点から 3番構成が最も効率が良いという結 果を得ている. また,多段構成にすると経路選択アルゴリ ズムが複雑になるが,提案アルゴリズムを用いることで最 適な構成がプログラミング結果から求めることができる.

Fine DTC 部の設計結果の比較:

(i) 従来の1段バッファ遅延線 Fine DTC (図6):バッファ
 総数 1024 個, 遅延 τ = 10ps.

(ii) 提案2段バッファ遅延線 Fine DTC (図 6), 図 9, 10, 11のアルゴリズムで設計:バッファ総数 93 個. 初段目バッファ遅延線 遅延 τ₁ = 320ps, バッファ個数 62 個. 2 段目バッファ遅延線 遅延 τ₂ = 310ps, バッファ個数 31 個.
(iii) 提案2段バッファ遅延線 Fine DTC (図 14), 拡張ユー

クリッド互除法アルゴリズムで最適設計:バッファ総数 82 個. 初段目バッファ遅延線 遅延 τ₁ = 160*ps*, バッファ個 数 38 個. 2 段目バッファ遅延線 遅延 τ₂ = 290*ps*, バッ ファ個数 44 個.

(iv) 提案3段バッファ遅延線 Fine DTC (図15), 拡張ユークリッド互除法アルゴリズムで最適設計:バッファ総数37個. 初段目バッファ遅延線 遅延 τ₁ = 160ps, バッファ個数12個. 2段目バッファ遅延線 遅延 τ₂ = 730ps, バッファ個数15個. 3段目バッファ遅延線 遅延 τ₃ = 290ps, バッファ個数10個.

VI. まとめと今後の課題

この論文ではデジタル制御電源の高性能化のための高時 間分解能 PWM 生成回路の新アーキテクチャを提案した. (i) 提案構成では時間分解能が「ゲート遅延」で決まって いた従来のデジタル PWM から,「2つ以上のゲート遅延 の差」で時間分解能が決まる新しい構成である.これによ り高時間分解能が得られ回路規模・消費電力も小さくで きる.

(ii) 拡張ユークリッド互除法を用いて、多段バッファ遅延線を用いる提案構成の場合のシステマテックな設計アルゴリズムを開発した.その結果最適化設計が行え、また3段バッファ遅延線構成が効果的という結果を得た.

今後は回路の詳細設計を行っていく.

謝辞 有意義なご討論をいただきましたルネサスソリュー ションズ, ルネサステクノロジ, 三洋半導体, 日本テキサ スインスツルメンツ, 東光の方々に感謝します.

参考文献

- 「デジタル制御を得て電源の進化が始まる」EETimes Japan, pp.42-53 (2006 年 2 月).
- [2] 曾根元隆,「スイッチング電源におけるデジタル・DSP 制御の展望」アナログ・電源フォーラム(電源編),日経エレクトロニクス,東京(2006年6月).
- [3] D. Freeman「デジタル電源の応用展開」アナログ・電源フォー ラム(電源編),日経エレクトロニクス、東京(2006年6月).
- [4] K. Wang, et.al, "All Digital DPWM/DPFM Controller for Low Power DC-DC Converters," IEEE Applied Power Electronics Conference and Exposition (APEC), Dallas, TX (Mar. 2006).
- [5] J. Chen, et.al., "DPWM Time Resolution Requirements for Digitally Controlled DC-DC Converters," IEEE APEC, Dallas, TX (Mar. 2006).
- [6] K. Leung, et.al., "Design and Implementation of a Practical Digital PWM Controller," IEEE APEC, Dallas, TX (Mar. 2006).
- [7] Takeuchi,「ユークリッド互除法」 http://ews2.cc.niigata-u.ac.jp/ takeuchi/tbasic/ BackGround/Euclid.html.
- [8] Takeuchi,「拡張ユークリッド互除法」 http://ews2.cc.niigata-u.ac.jp/takeuchi/tbasic/ BackGround/ExEuclid.html.