電子情報通信学会 全国大会(愛媛大) チュートリアル

L 広帯域デルタシグマAD変換器

## 小林春夫、元澤篤史、上森将文 林海軍、田邊朋之、傘 吴、小長谷肇 群馬大学大学院 電気電子工学専攻



このチュートリアルでは後者を解説する。







 「デジタル技術を用いて アナログ性能向上する技術」が重要
 「デジタルリッチ・アナログミニマムな構成」が重要」



ナノCMOS FETの余裕ある高速特性、 高周波特性を生かす設計が重要。 ナノCMOSでの 高速サンプリング技術

高速サンプリングにより

- (1) 電源ノイズ、基板ノイズ、量子化ノイズ、ジッタ等の 折り返しノイズ低減
- (2) アナログフィルタの簡単化
- (3) 従来サンプリングが用いられなかった アナログ回路にも使用可能になる

# デルタ・シグマAD変調技術

- アナログ最小、デジタルリッチな構成
  ナノCMOSではデジタルは大きな恩恵
- スピードを精度に変換
  - ナノCMOSではスピードに余裕
- 高精度なデバイス、回路不要

### ナノCMOSで高精度なADCを 実現するのに適した構成









高速サンプリングにより低ノイズ化



### ΔΣAD変調器とノイズシェーピング



内部ADCの量子化ノイズを帯域内で小さく







### OSRが大きいほどON,OFFの回数が増える ⇒細かい値が表現可能。





- 低精度(DACのクロックジッタの影響大)
  - 低消費電力
  - 高速・高周波信号を扱える
- アンチエリアスフィルタ機能を持つ







なぜスイッチド・キャパシタ回路 を用いるのか?

- スイッチド・キャパシタ積分回路 時定数T (C2 / C1)
  - クロック周期Tで制御可能
  - 集積回路内では C2 / C1 は高精度に実現可能 集積回路内では 絶対精度は良くないが 比精度は良い。
  - C2 / C1 の値は温度が変化しても一定
- 連続時間積分回路 時定数 RC
  - 集積回路内でRC の値の高精度な実現が困難
  - RCの値は温度が変化すると変わる。



### 変調器内連続時間フィルタの調整法

- 連続時間フィルタとして調整
- ΔΣ変調器として調整
  - UCSD Prof. Song Gr.
- R, C変動の少ないプロセスで無調整











## 連続時間バンドパス変調器で RFサンプリング

- 低消費電力 ⇒ 連続時間ΔΣAD変調器
  狭帯域 ⇒ バンドパス
  - 高周波 ⇒ サブサンプリング





#### バンドパス変調器のイメージ回避 Fin=1/4fs Af=fs/4-fv 従来のBP変調器 調波成分 信号成分 入力信号帯域中心 fs/4 高調波成分 Δf 3Δf 3Δf Δf 折り返し高調波成分が 信号帯域内に発生 1/4fs 1/2fs 3/4fs Fin=1/6fs 信号帯域を 折り返し 信号成分 調波成分 fs/4以外に置く 3Δf 3Δf **:**Δf Δf 折り返し高調波成分は 信号帯域<mark>外</mark>へ 1/2fs



### 広帯域 連続時間ΔΣAD変調器

- 近年、広帯域のため
  連続時間のΔΣADCの学会発表多し。
- 変調器内オペアンプ帯域:
  スイッチド・キャパシタ(SC):fsの10倍程度必要。
  連続時間(CT):fsと同程度でよい。
- SCを用いた場合より10倍程度高速クロック動作可能。

連続時間Δ∑AD変調器を超低消費電力化のために 用いることもあり。



大学院学生の実習 デスクルート回路試作






### 連続時間ΔΣAD変調器の設計



離散時間フィルタを設計し、インパルス応答不変変換を用い 連続時間フィルタへ変換する。 DACの出力時間波形も伝達関数に影響。





#### **DT ΔΣ Modulator**





CTΔΣとDT ΔΣで特性がほぼ一致





### 変調器内部DACの出力波形





#### DACのジッタによる出力パワースペクトラム

- RF DAC使用の変調器
  変化ほぼなし
- 25% RZ DAC使用の変調器
  ノイズフロアが大きく上昇

#### 25% RZ DAC使用の変調器



#### RF DAC使用の変調器



# DACジッタの影響の対策

- Sine-Shaped DAC, RF DACを使用。
- マルチビットDACを使用。
- スイッチドキャパシタDACを使用。





# ループ遅延の ノイズ伝達関数NTFへの影響



# ループ遅延の影響と対策

- LPよりBPタイプのほうが影響大
- NRZ DAC より RF DAC のほうが影響大
- マルチビット化で影響軽減
- 位相進み回路で影響軽減



- ナノCMOSとΔΣAD変換器
- オーバーサンプリングとノイズシェープ
- 連続時間変調器と離散時間変調器
- バンドパスΔΣAD変調器
- 連続時間変調器の設計
- 内部DAC

● ループ遅延

- 内部ADC/DACのマルチビット化
- 内部ADCサンプリングジッタの影響
- 連続時間変調器のアンチエリアス特性
- ▶ フィードバックとフィードフォワード構成
- 内部の積分器の回路実現
- まとめ

#### ΔΣ変調器内のADC/DAC



- シングルビット
  - 高次フィルタが必要
    (消費電力→大)



- マルチビット
  - 低次フィルタで高精度(低消費電力)
  - アンプのスルーレート緩和(低消費電力)
  - DACのクロックジッタの影響小
  - マルチビットDACの非線形性が問題



## 連続時間変調器の マルチビットDACの非線形性

- DWA(Data Weighted Averaging)
  - ノイズシェープは難しい
    - DACのトランジェント波形も影響するため
  - 非線形性によるトーンは除去できる

別スライド参照

DACの自己校正



- ・ ナノCMOSとΔΣAD変換器
- オーバーサンプリングとノイズシェープ
- 連続時間変調器と離散時間変調器
- バンドパスΔΣAD変調器
- 連続時間変調器の設計
- 内部DAC
- ループ遅延
- 内部ADC/DACのマルチビット化
- 内部ADCサンプリングジッタの影響
- 連続時間変調器のアンチエリアス特性
- フィードバックとフィードフォワード構成
- 内部の積分器の回路実現
- まとめ







- ナノCMOSとΔΣAD変換器
- オーバーサンプリングとノイズシェープ
- 連続時間変調器と離散時間変調器
- バンドパスΔΣAD変調器
- 連続時間変調器の設計
- 内部DAC
- ループ遅延
- 内部ADC/DACのマルチビット化
- 内部ADCサンプリングジッタの影響
- 連続時間変調器のアンチエリアス特性
- フィードバックとフィードフォワード構成
- 内部の積分器の回路実現
- まとめ













# 積分器の線形性の向上





# カスケード型連続時間ΔΣ変調器

### 離散時間でのMASH型のような カスケード型が 連続時間変調器でも実現されている。

#### 厳密な伝達関数の計算を基にしている。



# 変調器内 積分回路の構成

-能動RC回路 オペアンプ (閉ループ) 高線形性 消費電力 大 高周波動作 難







# 変調器内積分回路(2)

- 線形性要求が厳しい初段に 能動RC積分回路
  2段目以降に Gm-C 積分回路
  を用いることが多い。
- フィードフォワード構成では
  初段積分回路への要求緩和。
  初段もGm-C積分回路を使用可になりえる。



内部フィルタのQ値

- LPタイプ変調器
  LPフィルタ ではなく 積分器
- BPタイプ変調器

BPフィルタではなく 共振器

- Qが無限大が理想
- Q値が小さいとSNDRが劣化
- Qが負でもループは安定になりえる。
- サブサンプリングでは高いQ値が必要。


● まとめ

## まとめ

広帯域デルタシグマAD変換器として 連続時間変調器が有力。 低消費電力 高周波化 内部にアンチエリアス機能 複雑な係数計算 DACジッタの影響

ループ遅延の影響

学会レベルで問題点の解析、様々なアイデア。 産業界での実用化が期待される。