第17回 回路とシステム 軽井沢ワークショップ The 17th Workshop on Circuits and Systems in Karuizawa, April 26, 27, 2004

チャージポンプ電源回路の高性能化の検討

High-Efficiency Charge Pump Circuits

松川 朋広 傘 吴 小林 春夫 吉澤 美香 黒岩 伸幸 名野 隆夫† 鈴木 達也† 女屋 佳隆† 群馬大学工学部電気電子工学科 〒 376-8515 群馬県桐生市天神町 1-5-1 Tel: 0277-30-1788 Fax: 0277-30-1707 e-mail:k_haruo@el.gunma-u.ac.jp †三洋電機 (株) セミコンダクターカンパニー 〒 370-0596 群馬県邑楽郡大泉町坂田 1-1-1

Tomohiro Matsukawa Hao San Haruo Kobayashi Mika Yoshizawa Nobuyuki Kuroiwa Takao Myono† Tatsuya Suzuki† Yoshitaka Onaya†

Electronic Engineering Dept., Gunma University, † Sanyo Electric Co. Ltd.

要約 – 携帯機器に使用するための高効率・低ノイズでコ イルを使用いないチャージポンプ電源回路の高性能化に 向けて次のことを行ったので報告する。

 (i) 先に提案したブートストラップ・ゲート転送スイッチ を用いたチャージポンプ回路構成を1.2μm CMOS プロセ スで試作し、そのチップの測定評価を行った。

(ii) 負荷電流の変動に応じてクロック周波数制御することで昇圧型チャージポンプ回路を高効率化する方式を提 案し、そのクロック周波数制御回路の構成を検討した。

キーワード: チャージポンプ、DC-DC 変換器、電源回路

I. 研究背景

近年の携帯電話、PDA、DSC 等の携帯機器では駆動時 間を延ばすための低消費電力化がますます進んでいく一 方、カメラ付き機能などの高性能化によって、高効率な 高電圧及び低電圧、大電流出力電源の必要性が高まって いる。これらの要求を満たすためには、ひとつの外部電 源からオンチップで多種類の電源電圧を高効率・低ノイズ で生成する電源回路が必要となってくる。このためのス イッチング・レギュレータ回路は高効率であるが、コイル を必要としスイッチング・ノイズを発生するという問題 がある。一方、チャージポンプ回路は容量とスイッチでオ ンチップで実現でき、ノイズが小さいというメリットが ある反面、既存の回路では昇圧効率が悪く電流負荷出力 が低かった。そこで著者らは大電流出力、高効率チャージ ポンプ電源回路の開発を行った [2]-[4]。ここでは我々の先 の研究 [5]-[7] に基づき、次のような別の観点からチャー ジポンプ電源回路の高性能化に関して検討を行った。

(i) [2, 3, 4] では昇圧した内部ノード電位を転送スイッチ のゲートにフードバックしているが、ここでは [5] で提案 した容量を用いたブートストラップ方式を改良してチッ プ実現し、その動作を検証した。チャージポンプ回路は 入力電源電圧より高い電圧を発生するため、シミュレー ションだけでなくチップの試作・測定による動作検証は必 須である。

(ii) [6, 7] で導出したチャージポンプ回路の効率式に基づき、負荷電流変動に応じてクロック周波数を自動制御する機構を設けることで高効率化する方式を提案し、その回路構成を検討した。

II. ブートストラップ転送スイッチ使用のチャージポンプ 回路の設計と測定

2.1 オリジナル Dickson チャージポンプ回路

図1にDicksonにより提案されたチャージポンプ回路を 示す[1]。ドレインとゲートがダイオード接続されたNMOS 電荷転送スイッチ (MD1~MD5)を通して振幅が電源電圧 V_{dd} である相補的クロック*CLK、CLK*(ポンプ・クロッ ク)により電荷が一つの方向のみ押し出される。カップリ ング・コンデンサー $C_1 ~ C_4$ の容量の値は等しく*C*とす る。電荷が二つのクロック信号の動作により持上げられ、 ダイオード接続 NMOS を通して容量に流れ込み、各ノー ドを昇圧する。しかしながらこの方式は各電荷転送スイッ チにおいて NMOS スレショルド電圧分の電圧降下が生じ 昇圧電圧、効率が劣化するという問題点をもっている。

2.2 提案チャージポンプ回路

このオリジナルの Dickson チャージポンプ回路の問題 を解決するために著者らは [5] でブートストラップ転送ス イッチを用いる方式を提案した。ここではその回路に少 し改良を加えた。その回路は次の特徴を持つ。

高効率:提案した回路の出力電圧は、従来式回路に比べ て少ない段数でより高い電圧を供給する事ができるので、 高効率となる。 低電圧動作可能:提案した回路は Dickson チャージポン プ回路が動作可能の必要条件 [5] に制限されないため、低 電源電圧でも動作する事が可能である。

なお、使用 CMOS プロセスは *N*-ウェルプロセスを前 提とする。*N*-ウェルプロセスは多くのデジタル CMOS プ ロセスで用いられ、また PMOS の基板電圧を制御する事 が可能なので、高い正の電圧を発生するのに適している。 一方、*P*-ウェル プロセスは負の電圧を発生するには適し ている。トリプル-ウェルプロセスは上述した 2 つのプロ セスより適用幅は広いがコスト高になる。

A. 提案回路 1: 図 2(a) に提案した4段チャージポンプ回路1の構成を示す。その動作は以下のようになる。

電荷転送スイッチ MD3 が OFF 状態 (図 2(c)):

ノード D の電圧が Low の場合、NMOS スイッチ M の ゲートがグランドに接続され、MD3 を OFF する。容量 C_b には C_bV_{dd} の電荷がチャージされる。

電荷転送スイッチ MD3 が ON 状態 (図 2(d)):

ノード D の電圧が High の場合、MD3 のドレインとゲートは C_b の両端に接続され、M のドレイン-ゲート間電圧 は V_{dd} となり、MD3 を ON する。

電荷転送スイッチ MD3 が ON 状態のとき、MD3 の ドレインとゲート間電圧が V_{dd} であるため、定常状態で はドレイン-ソース間の電圧ドロップほぼゼロである (図 3(b))。従って、従来式の Dickson チャージポンプ回路に おけるスレショルド電圧ドロップの問題 (図 3(a)) が解決 される。また、ダイオード接続された MOS スイッチ (図 3(a)) に比べて提案した回路 (図 3(b)) では電荷転送スイッ チ MD3 の ON 抵抗が十分に小さくなっている。

図 2(b) に示した提案回路 1 での動作を以下に記す。各 ノードの電位は V_{dd} 以上になることに注意する必要がある。 • 電荷転送スイッチ OFF 状態において、*S*1, *S*3 と *S*5 が ON で、*S*2 と *S*4 が OFF である。電荷転送スイッチ ON 状態において、*S*2 と *S*4 が ON で、*S*1, *S*3 と *S*5 が OFF である。

 スイッチ S1は PMOS デバイスで実現するが、ノード A の電圧は電源電圧 V_{dd} より高くなる場合があるので、S1 のボディをノード A、ゲートをノード G に接続する。電 荷転送スイッチ ON 状態において、CLK が Low で、S2 が ON になる。従って、S1のゲート電圧とソース電圧は 等しくなるので、S1 が OFF になる。一方、電荷転送ス イッチ OFF 状態において、CLK が High で、S1のゲー ト電圧がゼロになり、S1 が ON になる。

 ノード A の電圧は常にノード G の電位より高いので、 PMOS スイッチ S2 のボディはノード A に接続する。

• NMOS スイッチ S4のゲートをノードGに接続する。 電荷転送スイッチ ON 状態において、CLKが Low で、 S4のゲート電圧は V_B+V_{dd} であるので、S4 が ON にな る。一方、電荷転送スイッチ OFF 状態において、*CLK* が High で、*S4* のゲート電圧がゼロになり、*S4* が OFF になる。

B. 提案回路 2: 図 2 で示す提案回路 1 において、ON 抵 抗を小さくするため電荷転送スイッチ M のサイズは他の MOSFET スイッチに比べて非常に大きいので、そのゲー ト容量 (C_{gs}, C_{gd}) も比較的に大きくなる。従って、次の ようなそのゲート容量を充放電するためのダイナミック 消費電力を無視する事が出来なくなる。

ON 状態において、ノード G の電圧が高くなり、ノード G に接続する寄生容量は充電される。

• OFF 状態において、NMOS スイッチ *M* のゲートが グランドに接続され、寄生容量に溜まった電荷がグラン ドに放電される。

この電荷の充放電はエネルギーの浪費(消費電力増加) だけでなくポンプ・ゲインにも低減させてしまうので、こ の問題を解決する改良回路を図4に提案する。ここでは 電荷転送スイッチ MのゲートをノードAに接続し、その 動作は次のようになる。

*M*が ON 状態: *S*6 と *S*4 が ON で、*S*1, *S*3 と *S*7 が OFF である。NMOS スイッチ *M* の寄生容量 *C*_{gs} と *C*_{gd} が充電される。

• *M* が OFF 状態: *S*6 と *S*4 が OFF で、*S*1, *S*3 と *S*7 が ON である。

 $C_{gs} \geq C_{gd}$ の電荷に注目すると、NMOS スイッチ Mのゲートはノード A に接続されているので、電荷はグラ ンドではなく、再び C_b に注入する事になり、電荷を空費 する事が回避される。また、M が OFF 状態のとき M の ゲート電位はゼロでなく V_{dd} であるが、ノード $D \geq E$ の 電圧は V_{dd} に等しい或いは V_{dd} より高く、M のゲート-ソース間電圧がゼロより小さいので M が OFF になる事 が保証される。

2.3 チャージポンプ回路の SPICE シミュレーション

4段 Dickson チャージ・ポンプ回路、提案回路 1、提案 回路 2の SPICE シミュレーションを行ない動作を確認し た。図 5 に V_{out} vs. I_{out} 特性の比較結果を示す。シミュ レーション条件は C=15pF、 $C_{out}=30pF$ 、f=5MHz で、 V_{dd} は 2.0V、2.5V、3.0V である。提案回路 2 の出力電圧 が最も高い事がわかる。例えば、 $V_{dd}=3.0$ V、 $I_{out}=20\mu$ A の場合、Dickson チャージ・ポンプ回路の出力電圧が 6.5V であるが、提案回路 1 の出力電圧が 13.1V、提案回路 2 の 出力電圧が 13.4V である。

2.4 提案チャージポンプ回路のレイアウト、チップ実現

提案した回路の動作機能を検証するために、提案回路 1、2のレイアウト設計を行い、チップ試作を行った。使用 プロセスは VDEC 経由で Motorola 社が提供する 1.2 µm CMOS プロセスである。図 6 に提案回路 1、2 のチップ 写真を示す。それぞれの図で上部に 2 個、下部に 3 個の 正方形は 2*pF* のブートストラップ用容量 *C_b* で、中央部 が電荷転送スイッチの NMOS とブートストラップ転送ス イッチである。また、カップリング容量 *C*₁ – *C*₄ と出力 容量 *C_{out}* は外付けとした。

2.5 チャージポンプ回路チップの測定

オリジナルの Dickson チャージポンプ回路と提案回路 1 のチップの測定評価を行った。測定機器は、直流電源:AD-VANTEST 社 R6243、パルス発生器:Agilent 社 81110A 等を使用した。

図7に入力電圧、クロック振幅 V_{dd} を変化させたときの Dickson チャージポンプ回路と提案回路1の出力電圧の測 定結果を示す。どちらの回路もC=100pF、 $C_{out}=200pF$ 、 $C_b=2pF$ で、クロック周波数は $1MH_z$ で動作させた。提 案回路1のほうがより高く昇圧していることがわかる。例 えば、 $V_{dd}=1.0V$ の場合、Dickson チャージポンプ回路の 出力電圧は1.8Vであるが、提案回路1は3.6Vである。

図8に提案回路1のチップの外付け容量の値を変えて出 力電圧の測定結果を示す。(i) C=100pF, $C_{out}=200pF$, (ii) C=220pF, $C_{out}=470pF$, (iii) C=330pF, $C_{out}=680pF$ の 3つの場合で測定を行なった。いずれの場合も $C_b=2pF$ で、 クロック周波数は1MHzで動作させた。C、 C_{out} の容量 を大きくしたほうが昇圧し、より理論値に近づいている ことがわかる。例えば、 $V_{dd}=1.0V$ のとき出力電圧は(i) の場合は3.6V、(ii) はの場合は4.4V、(iii)の場合は4.6V である。これは容量を大きくすることで寄生容量の影響 が小さくなったためと考えられる。

III. クロック周波数の自動制御によるチャージポンプ回路の高効率化

3.1 チャージポンプ回路の理論効率

図 9 に示す回路の非理想特性 (*V_d*:スイッチ ON 時の電 圧降下、*C_p*:各ノードの寄生容量、*I_{out}*:負荷電流) を考慮 した N 段チャージポンプ回路の効率 η_p を次のように導 出した [6, 7]。

$$\eta_p := 1 - \frac{N\alpha + 2(N+1)(1+\alpha)\beta x + 4Nx^2}{N\alpha + 2\gamma x} \quad (1)$$

$$x := \frac{TI_{out}}{CV_{dd}}, \qquad \alpha := \frac{C_p}{C}, \qquad \beta := \frac{V_d}{V_{dd}}$$

ここで、x, α , β , γ は無次元の定数、 $\gamma := N + 1 + \alpha$ 、Tはクロックの周期である。図 10 に 3 段チャージポンプ回 路で $\alpha = 0.003, 0.02, 0.05, 0.1, \beta = 0.1$ の場合の式 (1) か ら数値計算した x に対する効率 η_p を示す。

図11は図10を模式的に表わしたものであるが、このグ ラフで、横軸が[負荷電流 Iout/クロック周波数 f]となっ ている (f := 1/T)。今回提案するのは、負荷電流 I_{out} の 変動に伴い I_{out}/f を常に X1 と X2 の間になるようにク ロック周波数 f を自動制御し、チャージポンプを常に最 大効率付近で動作させる方式である。例えば、 I_{out} が小 さいときは f を小さくすることにより I_{out}/f を一定に保 ち、高効率動作範囲で動作させる。

3.2 提案するクロック周波数制御回路の構成と動作

A. 全体構成: 図 12 に提案するクロック周波数制御回路 の全体図を示す。チャージポンプ出力電流測定回路 (Iout measurement circuit)、クロック生成回路 (CLK generation circuit) から成る。"Load circuit"は後段の負荷回路 である。Vout はチャージポンプの出力電圧であり、また 後段回路の入力電源電圧でもある。Iout は、後段回路の 動作状態に伴い変動するが、この Iout を出力電流測定回 路で検出し、次に Iout の変動に伴いチャージポンプのク ロック周波数をクロック生成回路により自動調節する。こ のようにすることでチャージポンプの効率を常に最大付 近で動作させることができる。

B. 出力電流測定回路: 図 13 に出力電流測定回路を示す。 差動ーシングルエンド変換回路と 2 つのコンパレータか ら成る。入力 Vim+と Vim-の差である Vim は基準電圧 Vrh,Vrl(Vrl < Vrh) と比較し、up 信号と down 信号を生 成する。例えば、Vim < Vrl のときは、下のコンパレー タで検出され down=1 となる。また、Vim > Vrh のとき は、上のコンパレータで検出され up=1 となる。この up, down 信号をクロック生成回路に入力し、クロック周波数 を制御する。

C. クロック生成回路: 図14にクロック生成回路を示す。 制御電圧発生回路とVCO(Voltage Controlled Oscillator) から成り、またVCO回路はリング発振器で構成できる。制 御電圧発生回路に up,down の信号を入力し制御電圧 Vcnt を生成する。Vcnt は VCO に入力され、発振周波数 (ク ロック周波数)f を変化される。

これらの回路の基本動作を SPICE シミュレーションで 確認した。

IV. まとめと今後の課題

(i) ブートストラップ・ゲート転送スイッチを用いたチャー ジポンプ回路構成を提案し、試作チップの測定評価を行 なった。Dickson チャージポンプ回路より高く昇圧するこ とが確認できた。

(ii)負荷電流の変動に応じてクロック周波数制御すること で昇圧型チャージポンプ回路を高効率化する方式を提案 した。また、そのクロック周波数制御回路の構成を検討 した。

また、今後の大きな研究テーマとして、デジタルのプ

ロセッサの低消費電力化等のために需要の大きい高効率 な大電流出力降圧型チャージポンプ電源回路の開発があ る。付録に取り組んでいる回路トポロジを記す。

謝辞 本チップ試作は東京大学大規模集積システム設計教 育研究センターを通し オンセミコンダクター(株)、日 本モトローラ(株)、HOYA(株)、および京セラ(株)の協 力で行われた。

参考文献

- J. F. Dickson, "On-Chip High-Voltage Generation in NMOS Integrated Circuits Using an Improved Voltage Multiplier Technique," *IEEE J. Solid-State Circuits*, vol.11, pp.374-378 (June 1976).
- [2] T. Myono, S. Kawai, A. Uemoto, T. Iizima, and H. Kobayashi, "Highly Efficient Charge-Pump Circuits with Large Output Current Load for Mobile Equipment Applications," *IEICE Trans. Electron*, vol.E84-C, no.10, pp.1602-1611 (Oct.2001).
- [3] T. Myono, T. Suzuki, A. Uemoto, S. Kawai, T. Iizima, N. Kuroiwa, and H. Kobayashi, "High-Efficiency Charge-Pump Circuits which use a 0.5Vdd-Step Pumping Method," *IEICE Trans. on Fundamentals*, vol. E86-A, no. 2, pp.371-380 (Feb. 2003).
- [4] T. Myono, Y. Onaya, K. Kashiwase, H. Kobayashi, T. Nishi, K. Kobayashi, T. Suzuki, K. Henmi, "Reducing Startup-time Inrush Current in Charge Pump Circuits," *IEICE Trans. on Fundamentals*, E87-A, no. 4, (April. 2004).
- [5] H. San, H. Kobayashi, T. Myono, T. Iijima and N. Kuroiwa, "Highly-Efficient Low-Voltage-Operation Charge Pump Circuits Using Bootstrapped Gate Transfer Switches", 電気学会論文誌 C (電子・情報・システム 部門誌), vol.120-C, No.10, pp.1339-1345 (Oct. 2000).
- [6] K. Kashiwase, H. Kobayashi, N. Kuroiwa, N. Hayasaka, S. Inaba, T. Myono, T. Suzuki, T. Iijima, S. Kawai, "Dynamics of Parallel-Type and Serial-Type Charge Pump Circuits for High Voltage Generation", 2002 IEEJ International Analog VLSI Workshop, pp.14-19, Singapore (Sept. 2002).
- [7] K. Kashiwase, H. Kobayashi, N. Kuroiwa, N. Hayasaka, T. Myono, T. Suzuki, T. Iijima, S. Kawai, "Dynamics of Dickson Charge Pump Circuit,"第15回 回路とシス テム(軽井沢) ワークショップ, pp.375-380 (April 2002).
- [8] J. T. Wu and K. L. Chang, "MOS Charge Pumps for Low-Voltage Operation," *IEEE J. Solid-State Circuits*, vol.33, no.4, pp.592-597 (April 1998).

付録:降圧型 Dickson チャージポンプ回路

Dickson 型での降圧チャージポンプ回路の構成を提案 する。図 16 に提案する降圧型 Dickson チャージポンプ回 路の構成、図 17 にその動作を示す。この回路は入力電圧 Vdd から Vdd/4 を生成・出力する回路である。従来のス イッチド・キャパシタ型降圧回路と同様に CMOS スイッチ の切り替えによって動作する。クロック信号により CMOS スイッチを on・off し、定常状態でノード 6 は 3Vdd/4、 ノード 4 は 2Vdd/4、ノード 1, 2 は Vdd/4 に降圧する。 昇圧型 Dickson チャージポンプ回路では、カップリング 容量を振幅電圧一定の Vdd で駆動しているが、内部ノー ド電圧をフィードバックさせて用いている。

動作を電荷保存則を用いて式で確認すると、図 17 の上 側の状態で次のようになる。

 $Vdd = V3 - V1 + V2, \quad -V1 + V2 = V0.$

一方図 17 の下側の状態で次のようになる。

 $V'^3 = V'^2 + V'^1, \quad V'^1 = V'^0.$

定常状態のとき電荷の移動がないので、

V0 = V'0, V1 = V'1, V2 = V'2, V3 = V'3が成り立つ。これらの式より電源電圧 Vdd のとき、

 $V0 = V1 = \frac{1}{4}Vdd, V2 = \frac{2}{4}Vdd, V3 = \frac{3}{4}Vdd$ となる。SPICE シミュレーションにより定常状態での出力 電圧のノイズ、リップルが小さいことが確認できている。



Fig.1:4段 Dickson チャージポンプ回路 [1].



Fig.2: 提案チャージポンプ回路 1. (a) 全体の回路図 (4 段の場合). (b) ブートストラップ・ゲート転送スイッチ. (c) スイッチ
OFF 状態. (d) スイッチ ON 状態.



Fig.3: 転送スイッチの ON 状態特性. (a) Dickson チャージポ ンプ回路. (b) 提案するチャージポンプ回路.



Fig.4: 提案チャージポンプ回路 2. 電荷転送スイッチ M のゲートへの電荷の充放電のロスが少ない構成である.



Fig.5: V_{out} vs. I_{out} 特性の SPICE シミュレーション比較結果. (a) Dickson チャージ・ポンプ回路. (b) 提案回路 1. (c) 提案回路 2.



Fig.6: 提案チャージポンプ回路1(左)と回路2(右)のチップ写真.



Fig.7:4段 Dickson チャージポンプ回路と提案回路1の入力電 E V_{dd} に対する出力電E V_{out}の測定結果.



Fig.8: 様々なポンプ容量 C、出力容量 C_{out} 値に対する提案回路 1 の入力電圧 V_{dd} に対する出力電圧 V_{out} の測定結果.



Fig.9:回路の非理想特性(スイッチの電圧ドロップ V_d 、出力 電流 I_{out} 、寄生容量 C_p)を考慮した Dickson チャージポンプ 回路.



Fig.10: 図 9 に示した 3 段 Dickson チャージポンプ回路の理論 効率. 式 (1) から数値計算で得た.



Fig.11: Dickson チャージポンプ回路の理論効率の模式図.
 X1 < (Iout/f) < X2 になるようにクロック周波数を制御する.



Fig.12: 提案するクロック周波数を自動制御する回路の全体図.



Fig.13: 出力電流測定回路全体図.



Fig.14: (a) クロック生成回路ブロック図. (b) クロック生成回 路図.



Fig.15: (a) リング発振器の全体図. (b) インバータのブロック
 図. (c) インバータ回路. バイアス電圧 V_{ICNTp}, V_{ICNTn} でインバータ回路の遅延時間が制御される。



Fig.16: 提案降圧型 Dickson チャージポンプ回路の構成.





Fig.17: 提案降圧型 Dickson チャージポンプ回路の動作. 上図 と下図の状態をクロックの High, Low に応じて繰り返す.