群馬大学

タイムデジタイザを用いた 非同期サンプリングAD変換器の 高性能化の検討

シリコンアナログRF研究会 2006.11.30 福岡システムLSI総合開発センター

群馬大学 大学院 工学研究科 電気電子工学専攻 〇清水 一也 小室 貴紀 元澤 篤史 林 海軍 小林 春夫

発表内容

研究背景と目的
提案ADC
提案ADCのLSIテスタへの応用
パワースペクトラムを求めるアルゴリズム
シミュレーション結果
まとめと今後の課題



発表内容

研究背景と目的
 提案ADC
 提案ADCのLSIテスタへの応用
 パワースペクトラムを求めるアルゴリズム
 シミュレーション結果
 まとめと今後の課題





⇒高精度アナログ回路の実現困難

※ITRS-2003 (国際半導体技術ロードマップ)参照

Gunma University KOBA Lab.

アナログ回路の技術的課題

・素子ばらつきの増大 ・低電圧化におけるSNR劣化 etc...

低電圧動作,高精度アナログ回路実現 の高い要求!

参考文献:http://www.dsl.hiroshima-u.ac.jp/ICD-masui.pdf



発表内容

研究背景と目的
提案ADC
提案ADCのLSIテスタへの応用
パワースペクトラムを求めるアルゴリズム
シミュレーション結果
まとめと今後の課題





※ 従来ADC:設計変更が必要(LVddの低下)

提案AD変換器の動作



群馬大学





提案AD変換器の構成

積分型AD変換器との比較



積分型AD変換器との比較









基準余弦波信号の使用

■ 高周波化が容易













提案AD変換器の構成



提案AD変換器の構成

• $\Delta \Sigma DA 変調器と簡単なアナログフィルタで実現$

エラーフィードバックΔΣDA変調器

フィルタ出力波形Y(z)

(LPタイプ)

エラーフィードバックΔΣDA変調器

変調器出力のスペクトラム

Gunma University KOBA Lab.

(BPタイプ)

■ タイムデジタイザ回路

(Time-to-Digital-Converter:TDC)

- ・大部分はデジタル回路で実現
- ・CMOS IC内で数ピコ秒オーダーの分解能

高時間分解能のAD変換器

群馬大学

タイムデジタイザ回路とSNRの関係

基準余弦波
y = 1.2*cos(2
$$\pi$$
*fs*t)
傾き
y' = -1.2*2 π *fs*sin(2 π *fs*t)
傾きの最大値
y'_{max} = 1.2*2 π *fs
 $\Delta V_{max} = y'_{max} * jitter [V_{rms}]$
 $V_{input} = 2V_{pp} / \sqrt{2}/2 = 0.707 [V_{rms}]$
SNR = 20*log₁₀ $\left(\frac{V_{input}}{\Delta V_{max}}\right)$ [dB]

タイムデジタイザ回路とSNRの関係

Gunma University KOBA Lab.

群馬大学

群馬大学

Gunma University KOBA Lab.

(数ピコ秒)

D(4)

TDCの動作原理

群馬大学

タイムデジタイザ回路

総遅延量=基準クロックの周期

群馬大学

Vernier Delay Line TDC

バッファの遅延時間の差の分解能で判定 $T - n(\tau_1 - \tau_2)$

時間分解能:
$$\Delta \tau = \tau_1 - \tau_2$$

Vernier Delay Line TDC

・キャリブレーション手法

参考文献: Rivoir, J., "Fully-Digital Time-to-Digital-Converter for ATE with Autonomous Calibration", "IEEE International Test Conference, Santa Clara, CA, Oct. 2006

提案AD変換器の誤差要因の考察

位相差による影響の考察

最終データ:非線形性

→ AD変換器の誤差要因

提案AD変換器

位相差による誤差

研究背景と目的 提案ADC 提案ADCのLSIテスタへの応用 パワースペクトラムを求めるアルゴリズム シミュレーション結果 まとめと今後の課題

提案AD変換器のLSIテスタへの応用

■ LSIテスタ用AD変換器

提案AD変換器のLSIテスタへの応用

アンダーサンプリング

:: 高周波信号を扱うため

 高速にパワースペクトラムを求める ∵ テスト時間 └─── コスト

研究背景と目的 提案ADC 提案ADCのLSIテスタへの応用 パワースペクトラムを求めるアルゴリズム シミュレーション結果 まとめと今後の課題

非同期サンプリング

非同期サンプリングの信号処理

非同期離散フーリエ変換

時間領域での信号補間アルゴリズム

研究背景と目的 提案ADC 提案ADCのLSIテスタへの応用 パワースペクトラムを求めるアルゴリズム シミュレーション結果 まとめと今後の課題

シミュレーション

非同期データを直接DFT 非同期データを補間して同期FFT 信号処理の違いによる計算時間

基準余弦波信号

- fin/fref =0.2
- 時間分解能=1/fref/100
- fref=10[MHz]
- fin=2[MHz]
- fs_max = 11.9[MHz]
- fs_min = 8.26[MHz]
- fs_interp = 10[MHz]
- 分解能 = 1[ns]

 入力信号:単一正弦波 (信号理想)

Power Spectrum (Nonuniform DFT) (Interpolation Uniform FFT)

基準余弦波信号

- fin/fref=0.124
- 時間分解能=1/fref/1000
- fref = 10[MHz]
- fin = 1.24[MHz]
- fs_max = 11.23[MHz]
- fs_min = 8.41[MHz]
- fs_interp = 10[MHz]
- 時間分解能 = 100[ps]

入力信号:単一正弦波
 (信号にノイズ)

Power Spectrum (Nonuniform DFT) Interpolation Uniform FFT)

-6.02[dB]@fin/fs=0.124

信号処理の違いによる 計算時間の比較

- i) 補間法の違いによる計算時間の比較
- ii) 直接**DFT**、補間して**FFT**、同期サンプリングの 計算時間の比較

i) 補間法の違いによる計算時間

群馬大学

ii) 信号処理の違いによる計算時間

研究背景と目的
提案ADC
提案ADCのLSIテスタへの応用
パワースペクトラムを求めるアルゴリズム
シミュレーション結果
まとめと今後の課題

まとめ

■ 微細CMOSに適したADCを提案 ■ 周波数スペクトラムを得る方法について検討

■ 信号補間の高速、高精度なアルゴリズムの開発

 高調波に対する検討,高速計算手法の検討 (FMM,NUFFT,...)

■ 提案ADCの実現上の問題の検討

- ・コンパレータのヒステリシス,オーバードライブの影響
- ・基準余弦波が理想的でないために起こる影響
- 入力周波数と基準余弦波の周波数の関係
- ・TDCのトポロジー,回路構成,キャリブレーション手法

トランジスタレベルでの設計