



群馬大学

高周波連続時間バンドパス AD変調器アーキテクチャ —RFサンプリングを目指して—

群馬大学 大学院 工学研究科 電気電子工学専攻
通信処理システム工学第二 小林研究室
上森 将文、市川 知成、林 海軍、元澤 篤史

指導教官 小林 春夫 教授



発表内容

1. 研究目的
2. バンドパス AD変調器の検討
3. RF DACの原理と動作
4. クロックジッタの
 バンドパス AD変調器精度への影響
5. マルチビット構成
6. 前段のアンチエイリアシングフィルタの検討
7. Excess Loop Delayの検討
8. まとめと今後の課題



群馬大学


研究目的



研究目標

◆ 携帯電話、無線LAN等の受信機アナログフロントエンド部
ソフトウェア無線機の実現

- RF信号を直接AD変換
- 低消費電力、高精度
- アナログ最小、デジタルリッチな回路構成



A/D変換器の実現アプローチ

◆ 低消費電力

◆ 高周波

◆ 高精度

連続時間バンドパス


サブサンプリング

ジッタ影響小のDAC

マルチビット

インターリーブ

AD変調器



3倍の中心周波数



群馬大学

バンドパス

AD変調器
の検討



AD変調器の構成

◆ 離散時間 AD変調器

提案構成では連続時間 AD変調器の


メリットの

「高周波信号を扱える」をさらに伸ばす

デメリットの

「低精度(DACのクロックジッタの影響大)」を解決


- 低消費電力
- 高速・高周波信号を扱える





従来の 連続時間バンドパス

AD変調器



◆量子化雑音 帯域阻止


信号帯域での高精度AD変換を実現

◆最大入力中心周波数 = $f_s/4$



従来の 連続時間バンドパス

AD変調器



最大入力中心周波数 f_{in}

内部ADC・DACの速度 f_s により制限 ($f_{in} = f_s/4$)

$f_{in} = 3f_s/4 \wedge$

サブサンプリング

◆従来のバンドパス

中心周波数 $f_s/4$



- 中心周波数: $f_s/4$
- 帯域: $0 \sim f_s/2$


◆提案手法

中心周波数 $3f_s/4$

- 中心周波数: $3f_s/4$
- 帯域: $f_s/2 \sim f_s$

A/D変調器









使用した1次バンドパスフィルタ

フィルタのゲイン特性




$$\omega_c = 2\pi\left(\frac{3}{4} f_s\right)$$


$$b_1 = \frac{1.5}{30} \omega_c$$




NRZ DAC使用のバンドパス AD変調器 出力パワースペクトラム



考察




◆ NRZ DACでは $3f_s/4$ の成分を上手く伝達できない
サブサンプリング動作不可






使用した1次バンドパスフィルタ

フィルタのゲイン特性




$$\omega_c = 2\pi\left(\frac{3}{4} f_s\right)$$

$$b_1 = \frac{1.5}{30} \omega_c$$



25% RTZ DAC使用のバンドパス 出力パワースペクトラム


AD変調器



考察



25% RTZ DACのインパルス応答のゲイン特性




◆ 25% RTZ DACでは $3f_s/4$ の成分の損失が少ない
サブサンプリング動作可能

◆ DAC出力信号がCLKの立ち上がり、立下り共に影響

ジッタの影響大

提案サブサンプリング 連続時間バンドパス


AD変調器(3)






使用した1次バンドパスフィルタ

フィルタのゲイン特性




$$\omega_c = 2\pi\left(\frac{3}{4} f_s\right)$$

$$b_1 = \frac{1.5}{30} \omega_c$$




同じフィルタ使用

RF DAC使用のバンドパス AD変調器 出力パワースペクトラム



考察

RF DACのインパルス応答のゲイン特性



◆ RF DACでは $3f_s/4$ 近辺で最大

サブサンプリング動作可能

◆ クロックタイミングでスルーレート0

ジッタによるAD変換精度劣化小



群馬大学

RF DACの原理と動作

(Radio Frequency DAC)

DAC単体は2004年M.I.Tより提案


2005年群大 バンドパス

AD変調器への応用



RF DACの動作(1)


◆ デジタル入力が“1”の時






RF DACの動作(2)

◆ デジタル入力が“0”の時






RF DACの動作(3)



NRZ DAC と RF DAC と 25% RTZ DAC


—動作の比較—

◆ 例えば、
デジタル入力




NRZ DAC

サンプリングタイミングで
RF DACはスルーレートが0




RF DAC

サンプリング
クロック







RF DACの実現回路構成




- ◆ 差動対と $\cos(2(2f_s)t)$ の交流テール電流源
- ◆ 比較的簡単な回路構成で実現可能


1bit RF DAC 回路動作原理



RF DACの動作原理(入出力例)




SPICE シミュレーション結果




NRZ DAC と RF DAC と RTZ DAC

—インパルス応答のゲイン特性—





提案回路構成でのシミュレーション




- ◆ 内部DACにRF DACを使用
- ◆ $f_{in} = 3f_s/4$ のsin波を入力
- ◆ フィルタ部に2次連続時間バンドパスフィルタ



使用した2次バンドパスフィルタ


フィルタのゲイン特性




$$\omega_c = 2\pi\left(\frac{3}{4} f_s\right)$$

$$b_1 = \frac{1.5}{30} \omega_c$$


$$b_2 = \frac{5}{30} \omega_c$$




RF DAC使用のバンドパス AD変調器 出力パワースペクトラム



RF DAC使用のバンドパス AD変調器 出力パワースペクトラム(拡大)



バンドパス AD変調器の OSR (Over Sampling Ratio)



$$OSR = \frac{f_s}{2BW}$$

OSRを上げる

帯域は狭くなる


精度が上がる

RF DAC使用の AD変調器 SNDRとOSRの関係



入力振幅 vs SNDR

SNR vs Input Amplitude



(RF DACの出力を1として)




クロックジッタの バンドパス

AD変調器

精度への影響

ジッタ (時間雑音) : クロックタイミングの揺らぎ



クロックジッタのバンドパス AD変調器への影響

サンプリングタイミングのずれにより精度劣化

- ◆ 離散時間方式: 影響小
- ◆ 連続時間方式

■ 内部ADC: 影響小 (ノイズシェープ)

■ 内部DAC: 影響大 (積分時間の影響)

AD変調器全体の精度劣化

内部ADC

内部DAC

ジッタの影響


ジッタ

理想出力


ジッタを含む出力

ジッタの影響

クロックジッタの影響 連続時間 AD変調方式への影響




RF DACはジッタの影響小



理想的なサンプリング
クロック

理想
サンプリング
クロック

クロックジッタ





シミュレーション条件


◆連続時間バンドパス AD変調器の
内部DACのCLKにジッタ

- 内部DACが
 - ◆パルス幅25%のRTZ DAC
 - ◆RF DAC


◆CLK周期 $1/f_s$ の $\pm 1\%$ で正規分布




ジッタによる内部DAC出力の影響




Jitter Influence of 25% RTZ 



25% RTZ DAC使用の AD変調器 ジッタによる出力パワースペクトラムの変化




25% RTZ DAC使用の AD変調器 ジッタによるSNDRの変化



RF DAC使用の AD変調器

ジッタによる出力パワースペクトラムの変化



RF DAC使用の AD変調器 ジッタによるSNDRの変化






群馬大学

マルチビット 連続時間バンドパス AD変調器構成


マルチビット連続時間バンドパス AD変調器構成



- ◆ 内部DAC、ADCにマルチビットのものを使用
より高精度なAD変換の実現
- DAC出力の非線形性が問題
- DWA等のミスマッチ軽減手法が必要




3bit RF DACの入出力関係



デジタル入力にアナログ振幅が対応

使用した2次バンドパスフィルタ



1bit構成の場合

$$b_1 = \frac{1.5}{30} \omega_c$$

$$b_2 = \frac{5}{30} \omega_c$$

3bit構成の場合

$$b_1 = \frac{3}{30} \omega_c$$

$$b_2 = \frac{18}{30} \omega_c$$

マルチビット構成の利点


量子化ノイズ: **小**

量子化レベルが細かい


信号成分 : **大**

安定性向上 内部スケーリング係数大


1bit 構成と3bit 構成 出力パワースペクトラムの比較



1bit 構成と3bit 構成 SNDRとOSRの関係



入力振幅 vs SNDR






群馬大学

前段アンチエイリアシング フィルタの検討

アンチエイリアシングフィルタ



- 折り返し雑音を抑制するためのフィルタ
- AD変調器の前段に入れる
- 連続時間 AD変調器においてはループフィルタがアンチエイリアシングフィルタの役割も果たす。


アンチエイリアジングフィルタの特性

◆ 従来のバンドパス

A/D変調器

中心周波数 $f_s/4$

- $0 \sim 3f_s/4 - BW/2$ をカット




◆ 提案手法



中心周波数 $3f_s/4$

- **急峻なバンドパスフィルタが必要**


をカット




サブサンプリングのOSR



サンプリング周波数
1/3倍



同じ帯域を取る時
OSRが1/3に低くなる



SNRが低くなる




群馬大学

Excess Loop Delay の検討



Excess Loop Delay


- ◆ ラッチやDACのトランジスタは即座にスイッチ出来ない
量子化器のクロックとDAC電流パルスの中に遅延が生じる。
(Excess Loop Delay)






シミュレーション条件

- ◆ 連続時間バンドパス AD変調器の内部ADCからDACへの伝達時間の遅延
- ◆ CLK周期 T_s に対する遅延割合: $ELD = T_{ELD}/T_s [\%]$




Excess Loop Delayがある場合 のDAC出力波形例






(1) NRZ DACを用いた
1次ローパス AD変調器
の場合

1次ローパス ADの場合



SNDRとExcess Loop Delayの関係

—ローパスの場合—






(2) 25% RTZ DACを用いた
2次バンドパス AD変調器
中心周波数 $f_s/4$
の場合

中心周波数 $f_s/4$


— 25% RTZ DACを使用した場合 —

$f_s/4$



SNDRとExcess Loop Delayの関係

— 25% RTZ DAC使用中心周波数 $f_s/4$ —






(3) 25% RTZ DACを用いた
2次バンドパス AD変調器
中心周波数 $3f_s/4$
の場合

SNDRとExcess Loop Delayの関係

— 25% RTZ DACを使用した場合 —

Influence of Excess Loop Delay






(4) 1bit RF DACを用いた
2次バンドパス AD変調器
中心周波数 $3f_s/4$
の場合

SNDRとExcess Loop Delayの関係

—RF DACを使用した場合—

$(3/4)f_s$

Influence of Excess Loop Delay






考察

◆ RTZ DACの場合
遅延があっても
すぐに値が出る。
遅延の影響は**小**

◆ RF DACの場合
値が出るのが遅い。
遅延の影響は**大**






(5) 3bit RF DACを用いた
2次バンドパス AD変調器
中心周波数 $3f_s/4$
の場合

SNDRとExcess Loop Delayの関係

— 3bit RF DACを使用した場合 —

$(3/4)f_s$

Influence of Excess Loop Delay



遅延への要求が緩和



まとめ

連続時間変調器のExcess Loop Delay

ローパス、1bit NRZ DAC: 180% 以上

$f_s/4$, 1bit RTZ DAC: 70%

$(3/4)f_s$, 1bit RTZ DAC: 6% (Lucent社)

$(3/4)f_s$, 1bit RF DAC: 3%

$(3/4)f_s$, 3bit RF DAC: 12%

マルチビット構成にすることで遅延要求緩和可能



群馬大学

まとめと今後の課題



まとめ

- ◆ 高周波狭帯域信号を高精度・低消費電力でAD変換するアーキテクチャを提案
 - 連続時間バンドパス AD変調器
 - RF DACによるサブサンプリングの実現
- ◆ MATLABにより提案アーキテクチャの効果を確認

今後の課題

- ◆ トランジスタ回路レベルの設計
- ◆ RF DACの2chインターリーブ
(帯域を広く取れる可能性有り)