

# クロックジッタの ADC 性能への影響

ヴェリジー株式会社  
プリンシパル・アプリケーション・コンサルタント

前田 明德

# 内容

アナログ・デジタル変換器のテスト

ジッタについて

ジッタと SNR

位相雑音

クロック・ノイズのスペクトラムへの影響

クロックの生成

ジッタを低減するには

まとめ

# 研究の背景

アナログ・デジタル変換器(ADC)の性能が向上してきた


- サンプル周波数: > 100MHz
- 分解能: > 14ビット
- 入力帯域: > 1GHz

このような ADC をテストするためにはクリーンなサイン波が必要

- 低歪、低ジッタ
- 低歪については前回紹介

同様に低ジッタのクロックも必要

# 高速ADCのアプリケーション



# 内容

アナログ・デジタル変換器のテスト

ジッタについて

ジッタと SNR

位相雑音





クロック・ノイズのスペクトラムへの影響

クロックの生成


ジッタを低減するには

まとめ


# ADC の種類




# パイプライン型 ADC



- 多段サブレンジ型
- 各ステージではフラッシュ型で変換し、LSB以下のアナログ差分を次のステージに渡す




# サンプリング：連続時間信号から離散時間信号へ





# サンプリングの帯域制限

$$2 * F_{\max} < F_s$$

$F_s$ : サンプリング周波数





# ADC によるリアルタイム・サンプリング




# サイン波によるADCのテスト項目

S/(N+D)	Signal to Noise and Distortion Ratio (SINAD)
ENOB	Effective Number of Bits (有効ビット数)
S/N	Signal to Noise Ratio (SNR)
THD	Total Harmonic Distortion (全高調波歪)
SFDR	Spurious Free Dynamic Range

# サイン波によるADCのテスト




サイン波



周波数スペクトラム

# 周波数ドメイン解析



# 周波数ドメイン解析のパラメタ定義

サンプリング周波数	$F_{adc}$ [Hz]
データの数	$N$ [points]
信号測定時間	$N/F_{adc}$ [sec]
データ中のサイン波のサイクル数	$M$ [cycles]
解析帯域	$F_{adc}/2$ [Hz]
周波数分解能	$1/UTP = F_{adc}/N$ [Hz]
信号ビン	$M$
高調波ビン	$2M, 3M, 4M, \dots$

# パワーの計算

信号パワー

$$fSp[M]^2$$

全ノイズパワー

$$\sum_{k=1}^{M-1} (fSp[k])^2 + \sum_{k=M+1}^{\frac{N}{2}-1} (fSp[k])^2$$

全高調波パワー

$$\sum_{k=2}^r (fSp[kM])^2$$

$fSp$ : 周波数ドメインでのビンの信号の振幅

# パラメタの計算

$$S/(N+D) = 10 * \log \frac{\text{Signal Power}}{\text{Total Noise Power}}$$


$$S/N = 10 * \log \frac{\text{Signal Power}}{\text{Total Noise Power} - \text{Total Harmonics Power}}$$

$$\text{THD} = 10 * \log \frac{\text{Total Harmonics Power}}{\text{Signal Power}}$$

$$\text{SFDR} = \text{Signal Level[dB]} - \text{Max.Spurious Level[dB]}$$

$$\text{ENOB} = \frac{S/(N+D)[\text{dB}] - 1.76}{6.02}$$

# 実際のADCの測定結果の例



10ビット 20MSPS ADC

入力信号:  
1MHz サイン波

SINAD=53.7dB

SNR=55.4dB

THD= -58.7dB (9th)

ENOB=8.6 bits

# 内容

アナログ・デジタル変換器のテスト

ジッタについて

ジッタと SNR

位相雑音

クロック・ノイズのスペクトラムへの影響

クロックの生成

ジッタを低減するには

まとめ


# ジッタの定義

***INCITS/TR-35:2004[R2009] Information technology  
- Fibre Channel - Methodology of Jitter and Signal  
Quality Specification (FC-MJSQ) [T11.2]***

**jitter:** the collection of instantaneous deviations of a signal edge times at a defined signal level of the signal from the reference times for those events.

ジッタ: ある定められたレベルの信号のエッジ時間と、  
基準時間の、その瞬間の偏差の集まり

# ジッタの分類



- DDJ = Data Dependent Jitter
- DCD = Duty Cycle Distortion Jitter
- SJ = Sinsoidal Jitter (applied periodic jitter during signal tolerance testing)
- BUJ = Bounded Uncorrelated Jitter
- RJ = Random Jitter (Gaussian - unbounded)
- DIJ = Dispersion Induced Jitter
- RIJ = Reflection Induced Jitter
- BWJ = Baseline Wander Induced Jitter
- PJ = Periodic Jitter refers to spectral peaks in the jitter frequency distribution of BUJ
- \* Crosstalk may also induce uncorrelated jitter via these mechanisms - only the correlated portions apply to DDJ

**Figure 34 - Taxonomy of jitter terminology and relationships**

INCITS/TR-35:2004[R2009] Information technology - Fibre Channel - Methodology of Jitter and Signal Quality Specification (FC-MJSQ) [T11.2 ]

# Bounded & Unbounded Jitter

- Unbounded jitter has the property that some finite population exists at all values of jitter (assuming an infinite sample size).
- Bounded jitter has the property that no population exists beyond specific limits regardless of the number of events obtained.
- All bounded jitter is deterministic (by definition) and all unbounded jitter is Gaussian.

# Bounded & Unbounded Jitter


- Unbounded ジッタは、無限のサンプル数を仮定すると、総てのジッタ値に対して有限のサンプルが存在する
  - どんなに大きな偏差も存在する
  - ガウス分布する
- Bounded ジッタはサンプル数に関係なく、ある範囲を超えるとそこにはサンプルが存在しない
  - 偏差はある範囲内にしか存在しない
  - Bounded ジッタは Deterministic ジッタである

# Correlated & Uncorrelated Jitter

Correlated : 伝送されているデータと関連がある

Uncorrelated: 伝送されているデータと関連がない

# クロックのジッタ




- DDJ = Data Dependent Jitter
- DCD = Duty Cycle Distortion Jitter
- SJ = Sinsoidal Jitter (applied periodic jitter during signal tolerance testing)
- BUJ = Bounded Uncorrelated Jitter
- RJ = Random Jitter (Gaussian - unbounded)
- DIJ = Dispersion Induced Jitter
- RIJ = Reflection Induced Jitter
- BWJ = Baseline Wander Induced Jitter
- PJ = Periodic Jitter refers to spectral peaks in the jitter frequency distribution of BUJ
- \* Crosstalk may also induce uncorrelated jitter via these mechanisms - only the correlated portions apply to DDJ

**Figure 34 - Taxonomy of jitter terminology and relationships**

INCITS/TR-35:2004[R2009] Information technology - Fibre Channel - Methodology of Jitter and Signal Quality Specification (FC-MJSQ) [T11.2 ]

# 実際のクロックのジッタ

クロックのジッタは unbounded jitter のみでガウス分布している



ピーク値ではなくシグマ値でジッタ量をあらわす

# 内容

アナログ・デジタル変換器のテスト

ジッタについて

**ジッタと SNR**

位相雑音


クロック・ノイズのスペクトラムへの影響

クロックの生成

ジッタを低減するには

まとめ

# クロック・ジッタと SNR



# クロック・ジッタによる SNR の計算

Test Signal  $v(t) = A \sin(2\pi \cdot F_{sig} \cdot t)$

$$\frac{dv}{dt} = A \cdot 2\pi \cdot F_{sig} \cos(2\pi \cdot F_{sig} \cdot t)$$

Noise by Jitter  $\Delta v = A \cdot 2\pi \cdot F_{sig} \cos(2\pi \cdot F_{sig} \cdot t) \cdot \Delta t$

$$\Delta v|_{rms} = \frac{A \cdot 2\pi \cdot F_{sig} \cdot \Delta t|_{rms}}{\sqrt{2}}$$

$$\frac{\text{RMS Signal}}{\text{RMS Noise}} \quad SNR = \frac{\frac{A}{\sqrt{2}}}{\frac{A \cdot 2\pi \cdot F_{sig}}{\sqrt{2}} \Delta t|_{rms}} = \frac{1}{2\pi \cdot F_{sig} \cdot \Delta t|_{rms}}$$


$$SNR[dB] = -20 \log(2\pi \cdot F_{sig} \cdot \Delta t|_{rms}) = -20 \log(2\pi \cdot F_{sig} \cdot J_{rms})$$

# クロック・ジッタによる SNR


$$SNR[\text{dB}] = -20 \cdot \log(2\pi \cdot F_{sig} \cdot J_{rms})$$

- クロック・ジッタによる SNR は入力信号の周波数とジッタのみで決まる
- クロックの周波数には関係しない


# 入力信号周波数、クロック・ジッタと SNR



# 入力信号のジッタと SNR



# 入力信号のジッタによる SNR の計算



Phase Jitter =  $J_{rms} = \phi_{rms} / \omega_{sig}$

$$\begin{aligned}
 v(t) &= A \sin(\omega_{sig} t + \phi(t)) \\
 &= A \cos \phi(t) \cdot \sin(\omega_{sig} t) + A \sin \phi(t) \cdot \cos(\omega_{sig} t) \\
 &[\phi(t) \cong 0, \cos \phi(t) \cong 1, \sin \phi(t) \cong \phi(t)] \\
 &\approx A \sin(\omega_{sig} t) + A \phi(t) \cos(\omega_{sig} t) \\
 &= \text{Signal} + \text{Noise}
 \end{aligned}$$

$$\text{SNR} = \frac{\text{Signal} |_{rms}}{\text{Noise} |_{rms}} = \frac{\frac{A}{\sqrt{2}}}{\phi(t) |_{rms} \cdot \frac{A}{\sqrt{2}}} = \frac{1}{\phi_{rms}}$$

$$[\phi_{rms} = \omega_{sig} \cdot J_{rms}]$$

$$= \frac{1}{2\pi \cdot F_{sig} \cdot J_{rms}}$$


$$\text{SNR [dB]} = 20 \log \left( \frac{1}{2\pi \cdot F_{sig} \cdot J_{rms}} \right) = -20 \log (2\pi \cdot F_{sig} \cdot J_{rms})$$

# 入力信号のジッタによる SNR



$$SNR[\text{dB}] = -20 \cdot \log(2\pi \cdot F_{sig} \cdot J_{rms})$$

- クロック・ジッタによる SNR と同じ

# 入力信号の周波数、ジッタと SNR



# 入力信号を変化させた時の ADC の SNR



# 内容

アナログ・デジタル変換器のテスト

ジッタについて

ジッタと SNR

**位相雑音**

クロック・ノイズのスペクトラムへの影響


クロックの生成

ジッタを低減するには

まとめ


# クロックの位相雑音

- クロックのジッタ性能を Phase Noise (位相雑音) で議論することが多くなった
  - 発振器、PLL などの仕様はジッタではなく位相雑音が用いられている
  - アプリケーションが、RF に及ぶようになり、RF でよく用いられる位相雑音が使われるようになった(?)





# 位相雑音のあるクロック: 位相雑音


Frequency Offset	Phase Noise (dBm/Hz)
1KHz	-140
10KHz	-145
100KHz	-150
1MHz	-150
10MHz	-150
100MHz	-160
1GHz	-175





# 位相雑音のあるクロック: 150MHz, 0dBm



# 位相雑音のあるクロック: 雑音電圧





ピーク・ピーク値: 509uV  
シグマ値: 78.3uV



# 雑音電圧からのジッタ計算

$$\begin{aligned} \text{ジッタ [sec rms]} &= \frac{\text{雑音電圧 [V rms]}}{2 * \pi * \text{周波数 [Hz]} * \text{振幅 [V]}} \\ &= \frac{78.3\text{uV rms}}{2 * \pi * 150\text{MHz} * 0.31623\text{V}} \\ &= 0.263\text{ps rms} \end{aligned}$$

# 位相雑音からの雑音電圧





ノイズ・フロアの電圧 (0Hz – 2.048GHz)

74.7uV rms

0.25psec rms

# 位相雑音のあるクロックでの ADC の SNR



ジッタ: 0.27ps rms

# 位相雑音のあるクロック

- 位相雑音はランダム・ノイズとなる
  - Unbounded Jitter
- 雑音電圧がジッタとして現れる
- クロック入力の持つ周波数帯域の総てのノイズがジッタとなる
  - クロックの電圧ノイズが大きいとジッタが増加する
  - 高域のノイズまで影響がある

# 内容

アナログ・デジタル変換器のテスト

ジッタについて

ジッタと SNR

位相雑音

クロック・ノイズのスペクトラムへの影響

クロックの生成

ジッタを低減するには


まとめ

# クロックのノイズがADCのスペクトラムに与える影響

- クロック源のノイズが、ADC の ノイズ・フロア にどのように影響するか？
- ノイズの周波数の偏り
  - 150MHz, 0dBm
  - ノイズ電圧: 100uV rms (-67dBm)
  - 0.335psec rms jitter


# ケース A: ホワイト・ノイズ

150MHz





# ケース B: ピンク・ノイズ

150MHz



37.5MHz





# ADC の SNR




ジッタ: 0.34ps rms

ケース: A、ケース:B  
とも同じ結果


# ケース A : ホワイト・ノイズのスペクトラム




# ケース B: ピンク・ノイズのスペクトラム 16MHz




# ケース B: ピンク・ノイズのスペクトラム 160MHz




# ケース B: ピンク・ノイズのスペクトラム 630MHz







# ケース B: ピンク・ノイズのスペクトラム 1GHz




# クロックのノイズによるノイズ・フロアへの影響



# 160MHz を入力した時の例






# ケース B: ピンク・ノイズのスペクトラム 160MHz





# クロックのノイズがADCのスペクトラムに与える影響

- クロック源のノイズが、ADC の ノイズ・フロア にどのように影響するか？
- スプリアスがあるとき
  - 150MHz, 0dBm
    - 7MHz, 137MHz, 304MHz
  - スプリアス振幅: 100uV rms (-67dBm)
  - 0.335psec rms jitter

# クロックのスペクトラム



# ADC の SNR




ジッタ: 0.34ps rms


7MHz, 137MHz,  
304MHz と同じ結果

# 7MHz スプリアスの時のスペクトラム



160MHz



630MHz




# 137MHz スプリアスの時のスペクトラム




# 304MHz スプリアスの時のスペクトラム

160MHz



630MHz



# スプリアスのあるクロック


- 位相変調された結果と同じ

- 変調周波数  $f_{\text{mod}}$

- $f_{\text{mod}} = f_s - m \cdot f_c$  あるいは  $f_{\text{mod}} = m \cdot f_c - f_s$


- $0 < f_{\text{mod}} < f_c/2$

- $f_s$ : スプリアス周波数
    - $f_c$ : クロック周波数
    - $m$ : 任意の整数



# 137MHz スプリアスの場合

$$\text{変調周波数} = 150\text{MHz} - 137\text{MHz} = 13\text{MHz}$$



# クロックのノイズがADCのスペクトラムに与える影響

- ADC の SNR は、クロックのノイズの種類によらず、全帯域のパワーで決まる
- ADC 出力を FFT した時、そのノイズ・フロアに、クロックのノイズの周波数の偏りの形が現れることがある
- スプリアスがあると、位相変調されたようなスペクトラムとなる

# 内容

アナログ・デジタル変換器のテスト

ジッタについて

ジッタと SNR

位相雑音

クロック・ノイズのスペクトラムへの影響


クロックの生成

ジッタを低減するには



まとめ

# クロックの生成

位相雑音のあるサイン波形を D-フリップ・フロップで  
半分の周波数のクロックを作ることを考える







# サイン波形の位相雑音



総ノイズ電圧: 486uV rms  
総ノイズ・パワー: -53.3dBm



ジッタ: 1.75psec rms

# サイン波からクロック波へ




理想 D フリップ・フロップ

# サイン波形のジッタはそのままクロック波形へ




周波数: 125MHz  
振幅: 1Vpp  
スルーレート: 1V/nsec


ジッタ: 1.75ps rms




# クロック波形のスペクトラム



# 周波数を半分に




理想コンパレータ




理想 D フリップ・フロップ

# ジッタは変わらない




周波数: 62.5MHz  
振幅: 1Vpp  
スルーレート: 1V/nsec

ジッタ: 1.75ps rms



# クロック波形のスペクトラム





# 内容

アナログ・デジタル変換器のテスト

ジッタについて

ジッタと SNR

位相雑音


クロック・ノイズのスペクトラムへの影響

クロックの生成


ジッタを低減するには

まとめ


# クロック入力ノイズを減らす




# クロック入力ノイズを減らす



# 位相雑音を減らす



# 位相雑音を減らす



# 内容

アナログ・デジタル変換器のテスト

ジッタについて

ジッタと SNR

位相雑音

クロック・ノイズのスペクトラムへの影響

クロックの生成

ジッタを低減するには

まとめ

# まとめ

- クロックのジッタは Unbounded であり、ガウス分布する
- 位相雑音は Unbounded ジッタと同じである
- クロック入力の全帯域のノイズがジッタとしてあらわれ、ADC の SNR を劣化させる
  - ノイズの種類によらない
  - スペクトラム解析時にはクロックのノイズの種類や帯域を知っておく必要がある
- ジッタによる ADC の SNR の劣化はクロック周波数によらず、ADC への入力周波数とクロックのジッタで決まる

**広帯域の ADC 評価には クロックのノイズ、帯域に注意が必要**

ご清聴ありがとうございました

ヴェリジー株式会社  
プリンシパル・アプリケーション・コンサルタント

前田 明德

[akinori.maeda@verigy.com](mailto:akinori.maeda@verigy.com)