

---

## 5. NANOMETER CMOSモデリング紹介

青木 均 1  
SLIDE 1

### アウトライン

---

- ゲート長<100nmによるプロセス制御
- ラインエッジ・ラフネスによるゲート・オーバーラップの増加
- ナノCMOSモデリングの特徴
- ターゲットデバイスの選択手法導入
- TEG設計
- スケーラブルモデル式
- RF等価回路, フィンガー数依存モデル
- 回路ベリフィケーション

10/1/2012

2

SLIDE 2


- ラインエッジ・ラフネス(LER)によるゲート・オーバーラップの増加(PMOSで特に顕著)
  - ゲートオーバーラップ容量( $C_{GD0}$ ,  $C_{GS0}$ )の増加
  - 実効チャネル長( $L_{eff}$ )の減少
  - DIBL(Drain Induced Barrier Lowering)によるしきい値電圧への影響
- Random Dopant FluctuationとCDによるしきい値電圧のばらつき

10/1/2012

3

SLIDE 3

## ラインエッジ・ラフネスによるゲート・オーバーラップの増加



10/1/2012

4

SLIDE 4

- ターゲットデバイスの選択手法導入
- ジオメトリ依存
  - ・ トータルゲート長・幅依存詳細なSTI応力依存(距離依存)モデリング
  - ・ 単位ゲート幅依存(フィンガー依存) - AC
  - ・ ゲート側コンタクト列依存 - AC
  - ・ ドレイン/ソース側コンタクト列依存 - AC
- Sパラメータの温度依存モデリング - AC
- リングオシレータを初めとする回路ベリフィケーション


10/1/2012

5

SLIDE 5

## ターゲットデバイスの選択手法導入(1)

- しきい値制御のためにチャネル部に注入される不純物の数や、配置が揺らぐことにより発生するランダムばらつき



しきい値ばらつきのゲート長依存(プロセス起因のばらつき含まず)

10/1/2012

6

SLIDE 6

$$\sigma_{V_{th},RDF} = \left( \sqrt[4]{2q^3 \epsilon_{Si} N_a \phi_B} \right) \cdot \frac{T_{OX}}{\epsilon_{OX}} \cdot \frac{1}{\sqrt{3WL}}$$

$$\sigma_{V_{th}}^2 \approx \sigma_{V_{th},RDF}^2 + \sigma_{V_{th},L}^2 + \sigma_{V_{th},other}^2$$


10/1/2012

7

SLIDE 7

## ターゲットデバイスの選択手法導入(2)

- プロセス・パラメトリック・テストを使用して、対象となるTypicalウエハーの面内チップテスト実施. この際必要なテストパラメータ選択を行う
- プロセスに依存しないしきい値電圧ばらつきを考慮したターゲットデバイスの統計的選択実施



MOSTAT3.0の解析画面

10/1/2012

8

SLIDE 8

ゲートリーク測定のためのTEGリスト例

ゲートリーク測定	ダイオード特性
Length_gateleak	Length_diode
Width_gateleak	Width_diode
AD_gateleak	AD_diode
AS_gateleak	AS_diode
PD_gateleak	PD_diode
PS_gateleak	PS_diode
SA_gateleak	SA_diode
SB_gateleak	SB_diode

10/1/2012

9

SLIDE 9

STI応力依存測定用TEG例

PD_large	PD_snarrow10	PS_large	PS_snarrow10	SA_large	SA_snarrow10	SB_large	SB_snarrow10
PD_mshort10	PD_snarrow9	PS_mshort10	PS_snarrow9	SA_mshort10	SA_snarrow9	SB_mshort10	SB_snarrow9
PD_mshort9	PD_snarrow8	PS_mshort9	PS_snarrow8	SA_mshort9	SA_snarrow8	SB_mshort9	SB_snarrow8
PD_mshort8	PD_snarrow7	PS_mshort8	PS_snarrow7	SA_mshort8	SA_snarrow7	SB_mshort8	SB_snarrow7
PD_mshort7	PD_snarrow6	PS_mshort7	PS_snarrow6	SA_mshort7	SA_snarrow6	SB_mshort7	SB_snarrow6
PD_mshort6	PD_snarrow5	PS_mshort6	PS_snarrow5	SA_mshort6	SA_snarrow5	SB_mshort6	SB_snarrow5
PD_mshort5	PD_snarrow4	PS_mshort5	PS_snarrow4	SA_mshort5	SA_snarrow4	SB_mshort5	SB_snarrow4
PD_mshort4	PD_snarrow3	PS_mshort4	PS_snarrow3	SA_mshort4	SA_snarrow3	SB_mshort4	SB_snarrow3
PD_mshort3	PD_snarrow2	PS_mshort3	PS_snarrow2	SA_mshort3	SA_snarrow2	SB_mshort3	SB_snarrow2
PD_mshort2	PD_snarrow1	PS_mshort2	PS_snarrow1	SA_mshort2	SA_snarrow1	SB_mshort2	SB_snarrow1
PD_mshort1	PD_small	PS_mshort1	PS_small	SA_mshort1	SA_small	SB_mshort1	SB_small
PD_short		PS_short		SA_short		SB_short	
PD_mnarrow10		PS_mnarrow10		SA_mnarrow10		SB_mnarrow10	
PD_mnarrow9		PS_mnarrow9		SA_mnarrow9		SB_mnarrow9	
PD_mnarrow8		PS_mnarrow8		SA_mnarrow8		SB_mnarrow8	
PD_mnarrow7		PS_mnarrow7		SA_mnarrow7		SB_mnarrow7	
PD_mnarrow6		PS_mnarrow6		SA_mnarrow6		SB_mnarrow6	
PD_mnarrow5		PS_mnarrow5		SA_mnarrow5		SB_mnarrow5	
PD_mnarrow4		PS_mnarrow4		SA_mnarrow4		SB_mnarrow4	
PD_mnarrow3		PS_mnarrow3		SA_mnarrow3		SB_mnarrow3	
PD_mnarrow2		PS_mnarrow2		SA_mnarrow2		SB_mnarrow2	
PD_mnarrow1		PS_mnarrow1		SA_mnarrow1		SB_mnarrow1	
PD_narrow		PS_narrow		SA_narrow		SB_narrow	

10/1/2012

10

SLIDE 10

- スケーラブル関数作成
  - インスタンスパラメータ
  - BSIM4→BSIM6モデルパラメータ
  - 寄生素子等価回路コンポーネント

10/1/2012

11

SLIDE 11

- Nanometerプロセスでは,  $f\tau$ が100GHz以上まで伸びることが予想され, これによりデバイスのアプリケーションもより高周波数帯域になるため, 今までの寄生コンポーネント等価回路では不十分
- ドレイン・サブストレートの等価回路(基板カップリング)の再編成, 各端子での周波数分散特性の入れ込みがキーとなる
- ゲートFinger数依存等価回路も, この周波数帯域に対応必要

10/1/2012

12

SLIDE 12

- リングオシレータの測定結果をターゲットとしてデバイスパラメータのシミュレーション精度検証
- デバイス・パラメータのチューニング
- その他, デバイスを使用する回路を考慮した, 回路モジュールを使用した検証実施