

## VLSI2017 参加報告書

群馬大学大学院 理工学府  
理工学専攻 電子情報・数理領域  
小林研究室 非常勤研究員  
築地 伸和

### 1. 参加学会名称

2017 Symposia on VLSI Technology and Circuits (VLSI 2017)

### 2. 開催場所

RIHGA Royal Hotel Kyoto, Kyoto, Japan

### 3. 開催期間

2017/6/5(Mon)－6/9(Fri)


[参加期間は 2016/6/5(Mon)－6/8(Thu)]

### 4. 報告・感想

この度、Symposia on VLSI Technology and Circuits (VLSI2017)に参加し、開催都市である京都市に計4日間滞在した。本学会は半導体集積回路の“デバイス技術(Technology)”と“回路技術(Circuit)”に関するシンポジウムであり、半導体の研究開発成果を披露する三大国際学会の1つである。三大国際学会とは、デバイス技術に関する国際学会 IEDM(国際電子デバイス学会)と回路技術に関する国際学会「ISSCC(国際固体回路学会)」と、「VLSI シンポジウム」を指す。

2017年度は、6月5日～9日にかけて京都市で開催された。近年、開催地は西暦の奇数年が日本の京都、偶数年が米国のホノルル(ハワイ州)というのが恒例となっており、今年は奇数年なので日本の京都で開催である。会場は前回の京都開催(2015年6月)と同じ、「リーガロイヤルホテル京都」である。余談ではあるが、同会場の前にはAPAホテルがあり、そちらに宿泊して会場に向かう人が少なくないようであった。

本学会のスポンサーは日本の応用物理学会、IEEEのSSCSおよびEDSである。なお、国内外の12社の企業による後援、電子情報通信学会が協賛となっている。



学会会場の位置



学会会場のホテル  
(RIHGA Royal Hotel Kyoto)

本学会の Technology Symposium は 1981 年、Circuit Symposium は 1986 年に初めて開催された。特に、Circuit Symposium は 30 周年記念ということで、第 1 回の Program Chairman であった永田穰氏を迎えての記念式典が実施された。なお、これまで両シンポジウムは日程が 1 日ずらして開催されていたが、今年は両者が同日開催となった。

本学会では以下のセッションが設けられた。

1. Short course & Demo Session
2. Plenary Session
3. Oral Presentation
4. Panel Discussion
5. Forum

筆者は 2~4 のセッションに参加した。印象的だったのは、Analog Techniques セッションにおける SC フィルタの報告であった。非常にシンプルかつ効果的なモデルを提示し、測定結果もシミュレーションと完全に一致しており見事であった。技術的には古くて長年研究されてきた分野においても、まだまだ可能性があると感じさせてくれた良い研究であった。パネルディスカッションでは、「2037 年における最も重要な回路とは？」というセッションに参加した。「いまから 20 年先には AI や計算技術が進展しており、回路設計という仕事なくなっているかもしれない」とパネリストの誰か冗談半分で言っていたことが印象に残っている。アナログ回路は習得が難しく、世の中にはアナログ技術者が不足しているとよく言われているが、数十年先にはどうなっているかと考えてしまった。


私は今回初めて VLSI2017 に参加した。各セッションの講演発表はどれも非常にレベルが高く、今後の研究に役立つようなヒントも得ることができ勉強になった。最後に、このような機会を与えていただいた小林先生、旅のサポートしていただいた石川技官に感謝の意をここに表す。(p.3~9 に会議関連資料を掲載したのでご参照ください。)



Plenary session 会場



論文採択者発表の会場



30 周年記念での永田穰氏のスピーチ



# VLSI 2017 Program

## 2017 SYMPOSIA ON VLSI TECHNOLOGY & CIRCUITS - CONFERENCE SCHEDULE

	Time	Suzaku III	Suzaku II	Suzaku I	Shunju III	Shunju II	Shunju I
Monday, June 5	7:30-18:00	Technology/Circuits Registration					
	8:30-16:00	Demo Setup	Circuits Short Course 2	Circuits Short Course 1	Technology Short Course		2017 Silicon Nanoelectronics Workshop (Day 2)
	16:00-17:10	Demo Setup					
	17:30-19:30	Demo Session & Reception					
	19:00-22:10						2017 Spintronics Workshop on LSI
Tuesday, June 6	7:00-17:00	Technology/Circuits Registration					
	8:00-10:10				T1: Welcome and Plenary Session		
	10:30-12:30				C1: Welcome and Plenary Session		
	14:00-15:40	C2: Machine / Deep Learning	C3: Delta-Sigma Modulators	C4: Biomedical Circuits and Systems	T2: (FS) Nonvolatile & Embedded Memory		T3: III-V
	16:00-17:40			C7: Sensor Readout Circuits	T4: (FS) 1D and 2D Atomic Thin Materials and Devices		T5: Hetero Integration
	16:00-18:05	C5: Application Specific I/Os	C6: (FS) Ultra-Low Power Wireless Transceivers for IoT Systems				
	18:15-19:30			IEEE SSCS Young Professional Mentoring Event			
	19:30-20:00	Symposium on VLSI Circuits 30th Anniversary Celebration					
	20:00-21:30			Circuits Evening Panel Discussion	Joint Evening Panel Discussion		Technology Evening Panel Discussion
	Wednesday, June 7	7:30-17:00	Technology/Circuits Registration				
8:30-10:10			C8: Pipelined ADCs	C9: Sensors for Biomedical Applications	T6: Highlight		
10:30-12:10					T7: Memory 1 PCM ReRAM		T8: Sensing
10:30-12:35		JFS1: Emerging Reliability Solutions	C10: Frequency Generation	C11: Analog Techniques			
14:00-15:40		JFS2: Advanced Assembly	C12: SRAM & Emerging Memory	C13: Biosignal Recording / Monitoring Circuits	T9: SiGe/Ge FET 1		T10: Reliability
16:00-17:40							T12: Ferroelectric
16:00-18:05		C14: Phase-Locked Loops	C15: Memory Interface and Flash Memory	C16: Power Management Circuit	T11: CMOS Integration I		
19:00-21:00		Technology/Circuits Joint Banquet					
Thursday, June 8	8:00-17:00	Technology/Circuits Registration					
	8:30-10:10	C17: Video Processing	C18: SAR ADCs	C19: Image Sensors	JFS3: Ultra Low Power for IoT		T13: Quantum Neuromorphic Computing
	10:30-12:10				JFS4: Computing Beyond Von Neumann		T14: SiGe / Ge FET 2
	10:30-12:35	C20: Circuits for Security and Low Power	C21: High Speed ADCs				
	12:40-14:00			Luncheon Talk			
	14:00-15:40	C22: (FS) Advanced Sensing Systems	C23: High-Speed and Power Efficient Wireless Transceivers		T15: Memory 2 Flash MRAM		T16: Process
	16:00-17:40	C24: Physical Sensors					
	16:00-18:05		C25: High-Speed Wireline Circuits	C26: Processors and SoC	T17: CMOS Integration II		

学会 HP <http://vlsisymposium.org/index.html>



## 2017 Symposia on VLSI Technology and Circuits



ABOUT
PROGRAM
PLENARY, PANELS & LUNCHEON
COURSES & WORKSHOPS
AUTHORS
ATTENDEES
MEDIA
GENERAL INFORMATION



© Toji Temple

# 2017 Symposia on VLSI Technology and Circuits

KYOTO

June 5-8, 2017


(NEW! The schedule has been changed. Both Symposia on VLSI Technology and VLSI Circuits start on Monday June 5, with fully overlapping schedule)

以下の情報はすべて <http://pc.watch.impress.co.jp/>より引用（報告文の一部情報も引用）


## p.4~6 は VLSI Technology Symposium について



### 投稿論文数、採択論文数、採択率推移



## 地域別投稿論文数推移




### 16か国から160件の投稿件数

1位:米国(36件)、2位:台湾(26件)、3位:韓国および中国(18件)

6

投稿論文数の地域別推移。出典:VLSI技術シンポジウム委員会


## 機関種別、投稿・採択論文数動向



8

大学と企業の投稿論文数と採択論文数。円グラフの左側(紫色)が大学、右側(水色)が企業。出典:VLSI技術シンポジウム委員会

## 地域別採択論文数推移



1位:米国(15件)、2位:日本(10件)、3位:ベルギー、韓国、台湾(8件)

7

採択論文数の地域別推移。出典:VLSI技術シンポジウム委員会



## 機関別採択論文数推移

	2017	2016	2015	2014	2013	2012	2011
	<b>ACC</b>	Acc	Acc	Acc	Acc	Acc	Acc
<b>Total</b>	<b>64</b>	85	68	85	68	79	76
imec	7	10	9	10	9	8	7
IBM	6	7	6	5	3	7	6
Samsung	6	1	0	1	4	6	3
GLOBALFOUNDRIES	5	3	0	3	0	0	2
CEA-LETI	4	5	3	3	1	3	2
TSMC	3	4	2	2	2	2	3
National Chiao Tung Univ.	3	3	1	0	2	1	2
The Univ. of Tokyo	3	2	4	4	4	4	5
National Univ. of Singapore	3	1	0	1	2	3	2
Purdue Univ.	2	1	1	3	0	0	0
Univ. Notre Dame	2	1	0	0	0	0	0
Lund Univ.	2	1	0	0	0	0	0

9




p.7~9 は VLSI Circuit Symposium について



## 採択論文の国別構成 ～牽引国～

首位米国の採択件数が40%以下に急減。韓国が急伸し2位に。  
日本は下げ止まり傾向も、台湾と一件差で3位に。

国名	採択数	割合
<b>米国</b>	<b>42</b>	<b>37%</b>
韓国	20	17%
<b>日本</b>	<b>14</b>	<b>12%</b>
台湾	13	11%
オランダ	6	5%
ベルギー	5	4%
中国	4	3%
イギリス、スイス	3	各3%
フランス	2	2%
カナダ、ドイツ、シンガポール	各1	各1%
<b>Total</b>	<b>115</b>	<b>100%</b>



2017年4月18日

2017 Symposium on VLSI Circuits

Slide 8

## 採択論文の機関別構成 ～牽引機関～

米ミシガン大が5年連続首位で米国採択数を牽引。  
アジアはKAISTの躍進が目立つ。

2014		2015		2016		2017	
<b>ミシガン大</b>	<b>7</b>	<b>ミシガン大</b>	<b>12</b>	<b>ミシガン大</b>	<b>8</b>	<b>ミシガン大</b>	<b>13</b>
オレゴン州立大	5	KAIST	6	インテル	7	KAIST	11
ブロードコム	4	UCパークレー	6	KAIST	4	TSMC	5
インテル	4	UCLA	6	UCLA	4	国立台湾大	4
国立台湾大	4	インテル	5	コロンビア大	3	テキサス大 (オースチン)	4
MIT	4	ブロードコム	4	デルフト工科大	3	デルフト工科大	3
香港科技大	3	香港科技大	4	香港科技大	3	IBM	3
メディアテック	3	UCSD	4	テキサス大 (ダラス)	3	IMEC	3
台湾交通大	3	コロンビア大	3	TSMC	3	国立清華大	3
サムソン	3	IBM	3	ザイリンクス	3	ルネサス	3
TSMC	3	MIT	3				
イリノイ大	3	国立台湾大	3				
UCパークレー	3	国立精華大	3				
<b>全体</b>	<b>96</b>	<b>全体</b>	<b>114</b>	<b>全体</b>	<b>97</b>	<b>全体</b>	<b>115</b>

2017年4月18日

2017 Symposium on VLSI Circuits


Slide 9




## 産業界 vs. 大学比率

産業界の採択論文の割合は2015年と同一レベルに留まり復調ならず。  
企業投稿論文の減少が懸念される。

企業と大学の採択比率



各機関別の投稿数の推移



2017年4月18日

2017 Symposium on VLSI Circuits

Slide 10

## 分野別採択論文数と日本の採択数

昨年は0件に終わったデジタル分野が4件に復調。メモリ及びセンサ分野では、産学交え、コンスタントに一定の強みを見せる。

領域		年		2015		2016		2017	
		全体	日本	全体	日本	全体	うち日本		
デジタル	プロセッサ・アーキテクチャ	15	3	10	0	16	2 (北大、神戸大)		
	デジタル回路	5	1	6	0	6	2 (富士通研、ソシオネクスト)		
	クロック・周波数生成	8	0	9	1	11	2 (ルネサス、東工大)		
通信	無線通信	9	1	11	1	6	2 (ルネサス、東工大)		
	有線通信	16	0	11	2	13	1 (NTT)		
メモリ	SRAM & DRAM	11	2	7	3	7	2 (ルネサス、東大)		
	不揮発メモリ・ROM								
アナログ	データコンバータ	18	1	12	1	17	0		
	パワーマネジメント	10	0	10	1	7	0		
	フィルタ、アンプ	3	0	2	0	5	0		
	センサ・バイオ・ヘルス	19	3	19	3	27	3 (静大、ソニー、SEL)		
合計		114	11	97	12	115	14		

2017年4月18日

2017 Symposium on VLSI Circuits

Slide 11